Изобретение относитс к электрическим измерени м и может быть испопьзовано в радио- и электротехнических системах , в дерной физике и в других област х , когда приходитс иметь дело с измерением амплитуд -одиночных импульсов или максимальной амплитуды импульсов в серии с произвольным числом импульсов при большом диапазоне измерений импульсных параметров. Известны устройства дл измерени амплитуды импульсного напр жени , содержащие И идентичных параллельно включенных каналов, число которых соответс-пвует числу уровней дискретного квантовани амплитуды импульсного напр жени , причем каждый канал состоит из последовательно соединенных амплитудного дискриминатора , ключевого запоминающего элемента, системы блокировки канала, включающей последовательно соединенные логические элементы ЮТИ - НЕ и И, и индикатора на выходе l. Эти устройства имеют недостаточную помехоустойчивость, обусловленную тем, что ключевые запоминающие элементы во все врем ожидани прихода измер емого .импульсного напр жени имеют возможность измен ть свое состо ние под воздействием различных помех, вследствие чего возможна одновременна индикаци в двух и более несмежных каналах (результат измерени при этом тер ет смысл), .а при измерении максимальной амплитуды импульсов в серии импульсов наблюдаетс эффект с зст заний, т. е. имеетс возможность прохождени на индикаторы ложных импульсов из-за существенно большего времени задержки сигнала при прохождении по цеп м блокировки каналов. Известно также устройство, которое содержит И идентичных параллельно включенных каналов и входной блок, каждый канал состоит из последовательно соединенных амплитудного дискриминатора, ключевого запоминающего элемента и элеменiTa И или И-НЕ, пр мой выход каждого дискриминатора всех каналов кроме первого подключен ко второму входу, элемента И предьщушего канала через инвертор. Од нако это устройство предназначено дл измерени амплитуды посто нного напр жени и при измерении импульсного напр жени , также имеет низкую помехоустой чивость. Цель предлагаемого изобретени - повышение помехоустойчивости устройства и обеспечение возможности измер ть амплитуду импульсного напр жени . Дл этого в устройство дл измерени амплитуды импульсного напр жени , содержащее h параллельно включенных каналов и входной блок, каждый канал состоит из последовательно соединенных амплитудного дискриминатора, ключевого запоминающего элемента через инверсный его выход, блокирующего логический элемент И или И-НЕ, второй вход которого пошспючен к пр мому выходу последую щего ключевого запоминающего элемента, и индикатора введены элемент задержки и дополнительный логический элемент И, причем вход элемента задержки и один из входов логическ ого элемента И подключен к выходу дискриминатора первого канала, инверсный выход элемента задер}кки подключен ко входам сброса ключевых запоминающих элементов и ко второму входу логического элемента И, выход которого соединен с одним из входов всех блокирующих логических элементов И или И-НЕ. Кроме того к выходу дискриминатора первого канала подключен второй элемент задержки, пр мой выход которого соединен со вторым входом первого элемента задержки и третьим входом дополнительного логического элемента И. На чфтеже представлена схема предлагаемого устройства. Устройство содержит входной блок 1, широкополосные дискриминаторы 2, 3 и 4 амплитуд, ключевые запоминаюнгие эле менты 5, 6 и 7, блокирующие логические элементы И или И-НЕ 8, 9 и Ю, индикаторы 11, 12 и 13.. Элементы 14 и 15 задержки, дополнительный логический элемент И 16. Предлагаемое устройство работает следующим образом. В исходном состо нии (при отсутствии входного сигнала) на выходах дискриминаторов 2, 3 и 4 состо ние логической I, на инверсных выходах ключевых запоминающих элементов 5, 6 и 7 уровень 7 в4 логического О, на инверсном выходе элемента 14 задержки уровень логического О, вследствие чего на логических элементах 16 и 8, 9 и 10 нет совпадени . На пр мом выходе элемента 15 задержки уровень логической 1. По переднему фронту первого импульса серии переключаютс элементы 14 и 15 задержки . При этом с ключевых запоминающих элементов 5, 6 и 7 снимаетс блокировка и они запоминают амплитуду первого импульса. С выхода элемента 15 задержки уровень Логического О поступает на второй вход элемента 14 задержки и на логический элемент 16. После окончани первого импульса серии на выходах элемента 15 задержки уровень логического О сохран етс еще врем i причем если в течение этого времени приходит следуюпшй импульс серии, то элемент 15 задер ски продолжает находитьс в возбужденном состо нии, а новый отсчет времени 2 начинаетс после окончани второго импульса и т, д. до окончани серии импульсов. Все врем пока элемент 15 задержки находитс в возбужденном состо нии, находитс в возбужденном состо нии и элемент 14 задержки, так как на его втором входе все врем присутствует уровень логического О с выхода элемента 15 задержки. Таким образом, в течение всего времени прихода серии импульсов ключевые запоминающие эле- менты разблокированы, вследствие чего они запомн т наивысшую амплитуду импульсов в серии. После окончани последнего импульса серии и спуст врем Soo элемент 15 задержки возвращаетс в исходное состо ние и снимает уровень логического О со второго входа элемента 14 задерхски, на первом входе которого уже имеетс уровень логической 1. В этот же момент на всех трех входах логического элемента И 16 по вл ютс уровни логической 1, наступает совпадение. На один из индикаторов 11, 12, 13 поступает сигнал. Спуст врем C-i элемент 14 задержки возвращаетс в исходное состо ние и схема готова к следующему измерению . Ввиду того, что блокирующие логические элементы И или И-НЕ 8, 9, 10 разблокируютс после окончани измерени амплитуды импульсного напр жени , причем только на врем , необходимое дл срабатывани индикатора, прохождение ложных импульсов из-за эффекта сост заний не наблюдаетс .