SU807491A1 - Устройство дл контрол счетчика - Google Patents

Устройство дл контрол счетчика Download PDF

Info

Publication number
SU807491A1
SU807491A1 SU782608874A SU2608874A SU807491A1 SU 807491 A1 SU807491 A1 SU 807491A1 SU 782608874 A SU782608874 A SU 782608874A SU 2608874 A SU2608874 A SU 2608874A SU 807491 A1 SU807491 A1 SU 807491A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
trigger
signal
delay
Prior art date
Application number
SU782608874A
Other languages
English (en)
Inventor
Анатолий Григорьевич Андрущенко
Марьян Михайлович Бекеша
Валерий Иванович Глушков
Станислав Иванович Петренко
Анатолий Иванович Сахно
Original Assignee
Предприятие П/Я М-5156
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5156 filed Critical Предприятие П/Я М-5156
Priority to SU782608874A priority Critical patent/SU807491A1/ru
Application granted granted Critical
Publication of SU807491A1 publication Critical patent/SU807491A1/ru

Links

Landscapes

  • Pulse Circuits (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СЧЕТЧИКА
тельноеть импульсных сигналов, в которой временной интервал между двум  соседними импульсами мен етс  в процессе поступлени  их на вход устройства. В этом случае устройство осуществл ет контроль выхода счётной схемы только на врем  задержки входного сигнала элементом задержки, не контролиру  при этом выход счетной схемы с момента ее срабатывани  до. по влени  следующего входного импульса . Этот не контролируемый интервал времени может измен тьс  в значительных пределах. Следовательно предлагаемое устройство не обнаруживает ложные сигналы на выходе контролируемой счетной схемы на всем интервале времени между двум  соседними импульсами не1 авномерной входной последовательности сигналов.
Цель изобретени  - повышение .разрешающей способности контрол  счетных схем с прризвольНЕзМ законом поступлени  сигналов пересчета.
Поставленна  цель достигаетс  тем что в устройство содержащее первый и второй триггер, первый и второй элементы задержки, первый, второй и третий элементы И, первый инвертор и элемент ИЛИ, причем вход контролируемой схемы соединен со входом устройства , а выход - с первым входом первого элемента И, входами первого элемента задержки и первого инвертора , выход которого соединен с первым входом второго элемента И, второ вход которого соединен со вторым входом первого элемента И и выходом второго элемента задержки, выход которого соединен с нулевым входом первого триггера, единичный вход которого соединен с выходом элемента ИЛИ, входы которого соединены соответственно с выходами второго и третьего элементов И, первый и второй входы третьего элемента И соединены соответственно с выходами первого элемента задержки и второго триггера, выход первого триггера  вл етс  выходом устройства, в которое введены второй инвертор и Третий элемент задержки, причем вход третьего элемента задержки соединен с нулевым входом второго триггера и входом устройства, а чыход - с входом второго элемента задержки и единичным входом второго триггера, вход второго инвертора соединен с выходом первого элемента И, а выход - с третьим входом третьего элемента И.
На фиг.1 представлена функциональна  схема устройства; на фиг.2 временные диаграммы, по сн ющие работу предлагаемого устройства.
Устройство содержит триггер 1 и 2, блок 3 задержек, элемент 4 заде{}жки , двухвхрдовые элементы И 5 и 6, трехвходовойэлемент И 7, инверторы 8 и 9, логический эле1у1ент ИЛИ 10, контролируемую счетную схему 11, вход 12 и выход 13 устройства
Блок задержек 3 содержит первый элемент 14 задержки и второй элемент 15 задержки.
Устройство работает следующим образом.
Каждый импульс входной импульсной последовательности поступает на вход {Контролируемой счетной схемы 11, на вход блока 3 задержек и устанавливает триггер 2 в нулевое состо ние. Сигнал с выхода элемента 14, задержки , предназначенного дл  задержки входного сигнала на-врем  установки триггера 2 в нулевое состо ние, устанавливает триггер 2 в единичное состо ние и поступает на вход элемента 1 5 задержки. Врем  задержки элемента задержки 15 равно минимально1му периоду следовани  входной импульсной последовательности. Единичный потенциал с выхода триггера 2 поступает на второй вход элемента И 7. До тех пор, пока на входах элемента И б не совпадут сигналы с выхода элемента 15 задержки и выхода контролируемЪй счетной схемы 11, на его выходе будет присутствовать нулевой потенциал, который поступает на вход инвертора 9, с выхода которого единичный потенциал поступает на третий вход элемента И 7. Такш-л образом элемент И 7 открыт по второму и третьему входу и если в интервале времени, на который настроен элемент задержки 15, на выходе контролируемой счетной схемы 11 по витс  ложный сигнал (на фиг.2, А), то он,пройд  через элемент задержки 4, элемент И 7 и элемент ИЛИ 10, переключит триггер 1 в единичное состо н сигнализирующее о наличии ошибки в контролируемой счетной схеме 11. Элемент задержки 4 предотвращает ложное срабатывание триггера 1, которое возможно из-за задержки срабатывани  триггера 2 и совпадени  в этом случае сигналов на входах схемы И 7 при правильной работе контролируемой счетной схемы 11. Через определенное врем  на выходе контролируемой счетной схемы 11 должен по витьс  сигнал, который поступает на второй вход элемента И б, на первый вход которого поступает сигнал с выхода элемента задержки 15. При совпадении этих сигналов на входах элемента И 6, на его выходе по вл етс  сигнал, подтверждающий нулевое состо ние триггера 1 и через инвертор 9 запрещающий прохождение сигнала с выхода контролируемой счетной схемы 11 на выход схемы И 7 (см.фиг.2) .

Claims (2)

  1. По окончанию сигнала на выходеконтролируемой счетной схемы 11 на выходе инвертора 9 оп ть по вл етс  единичный сигнал, который снимает запрет с элемента И 7, тем обеспечива  возможность контрол  в последующий, интервал времени до при хода следующего входного сигнала« Если в последующий, теперь уже конт ролируемый, интервал времени на выходе контролируемой счетной схемы 1 по витс  ложный сигнал (на фиг.2, В то он будет зафиксирован триггером сигнализирующим о неисправности про {вер емого устройства. Если к моменту по влени  сигнала на выходе элемента задержки 15 на выходе кoнтpoлиpye oй счетной схемы 11 ожидаемый сигнал не по витс , то сигнал с выхода элемента задержки 15 через элемент И 5 и элемент ИЛИ 10 установит триггер 1 в единичное состо ние, что свидетельствует о неисправной работе контролируемой счетной схемы 11. При поступлении очередного входного сигнала на вход 12 устройства триггер 2 сначала установитс  в нулевое состо ние,, а затем - в единич ное. В дальнейшем работа предлагаемого устройства аналогична описанной выше. Таким образом, устройство позвол ет обнаружить как отказы и сбои счетной схемы, св занные с пропаданием сигналов, так и ложные сигналы на выходе контролируемой схемы при произвольном законе поступлени  импульсов пересчета, что определ ет повышение разрешающей способности контрол . Формула изобретени  Устройство дл  контрол  счетчика содержащее первый и второй триггеры первый и второй элементы задержки. первый, второй и третий элементы И, первый инвертор и элемент ИЛИ, причем вход контролируемого счетчика соединен со входом стройства, а выход - с nepBbBvi входом первого эле- мента И, входами первого элемента задержки.и первого инвертора, выход которого соединен с первым входом второго элемента И, второй вход которого соединен со вторым входом первого элемента И, и выходом второго элемента задержки, выход которого соединен с нулевым входом первого триггера, единичный вход которого соединен с выходом элемента ИЛИ, входы которого соединены соответственно с выходами второго и третьего элементов И, первый и второй входы третьего элемента И соединены соответственно с выходами первого элемента задержки и второго триггера, выход первого триггера  вл етс  выходом устройства, отличающеес  тем, что, с целью повыдени  разрешающей способности контрол  сигналов пересчета, в устройство введены второй инвертор и трётйй элемент задержки, причем вход третьего элемента задержки соединен с нулевым входом триггера и входом устройства , а выход - с входом второго элемента задержки и единичным входом второго триггера, вход второго ий- вертора соединен с выходом первого элемента И, а выход - с третьим входом третьего элеме.нта И. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 463973, кл. G 06 F 11/00, 1975.
  2. 2.Авторское свидетельство СССР № 532861, кл. G 06 F 11/00, 1977.
SU782608874A 1978-05-03 1978-05-03 Устройство дл контрол счетчика SU807491A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782608874A SU807491A1 (ru) 1978-05-03 1978-05-03 Устройство дл контрол счетчика

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782608874A SU807491A1 (ru) 1978-05-03 1978-05-03 Устройство дл контрол счетчика

Publications (1)

Publication Number Publication Date
SU807491A1 true SU807491A1 (ru) 1981-02-23

Family

ID=20761669

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782608874A SU807491A1 (ru) 1978-05-03 1978-05-03 Устройство дл контрол счетчика

Country Status (1)

Country Link
SU (1) SU807491A1 (ru)

Similar Documents

Publication Publication Date Title
SU807491A1 (ru) Устройство дл контрол счетчика
SU834877A1 (ru) Устройство дл обнаружени потерииМпульСОВ
SU972513A2 (ru) Устройство дл контрол последовательности импульсов
SU961125A1 (ru) Устройство дл синхронизации импульсов
SU538484A1 (ru) Селектор информационных импульсов
SU855973A1 (ru) Формирователь одиночного импульса
SU1338028A2 (ru) Устройство выделени одиночного @ -го импульса
SU544121A1 (ru) Устройство контрол импульсных последовательностей
SU840882A1 (ru) Устройство дл определени значений буле-ВыХ фуНКций
SU869052A1 (ru) Устройство дл контрол последовательности импульсов
SU898616A1 (ru) Распределитель импульсов
SU942028A1 (ru) Устройство дл синхронизации сигналов
SU1497741A2 (ru) Устройство управлени реверсивным счетчиком
SU957425A1 (ru) Устройство дл контрол последовательности импульсов
SU847321A1 (ru) Устройство дл контрол источникапОСлЕдОВАТЕльНОСТи иМпульСОВ
SU1338033A2 (ru) Устройство дл контрол последовательности импульсов
SU864529A2 (ru) Формирователь одиночных импульсов,синхронизированных тактовой частотой
SU1676076A1 (ru) Устройство дл контрол серий импульсов
SU723768A1 (ru) Устройство допускового контрол временных интервалов между импульсами
SU746912A1 (ru) Цифровой дифференциальный врем - импульсный модул тор
SU943980A1 (ru) Устройство дл контрол @ -канальной системы управлени вентильным преобразователем
SU1275447A2 (ru) Устройство дл контрол источника последовательности импульсов
SU1649643A1 (ru) Устройство дл контрол серий импульсов
US4041248A (en) Tone detection synchronizer
SU1443153A1 (ru) Устройство дл выделени и вычитани импульсов из последовательности импульсов