SU898616A1 - Распределитель импульсов - Google Patents

Распределитель импульсов Download PDF

Info

Publication number
SU898616A1
SU898616A1 SU802925797A SU2925797A SU898616A1 SU 898616 A1 SU898616 A1 SU 898616A1 SU 802925797 A SU802925797 A SU 802925797A SU 2925797 A SU2925797 A SU 2925797A SU 898616 A1 SU898616 A1 SU 898616A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
channel
trigger
inputs
Prior art date
Application number
SU802925797A
Other languages
English (en)
Inventor
Феликс Ахмедович Хараев
Валерий Федорович Лещенко
Леонид Касимович Биглов
Анатолий Владимирович Бормисов
Original Assignee
Специальное Конструкторское Бюро "Трансавтоматика" Кабардино-Балкарского Транспортного Управления
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Специальное Конструкторское Бюро "Трансавтоматика" Кабардино-Балкарского Транспортного Управления filed Critical Специальное Конструкторское Бюро "Трансавтоматика" Кабардино-Балкарского Транспортного Управления
Priority to SU802925797A priority Critical patent/SU898616A1/ru
Application granted granted Critical
Publication of SU898616A1 publication Critical patent/SU898616A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

(5) РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВ

Claims (2)

  1. Изобретение относитс  к автоматике . Известен распределитель импульсов , содержащий генератор, элемент ИЛИ, а также в каждом канале элементы И, триггер и элемент задержки 1 Недостатками этого устройства  вл ютс  узкие функциональные возмож ности . Наиболее близким к предлагаемому  вл етс  распределитель импульсов, содержащий генератор и элемент ИЛИ, а также в каждом канале два элемента И, канальный триггер и элемент задержки , информационные входы которого соединены с одноименными управл ю щими входными шинами, управл ющий вход - с выходом первого элемента И а выход подключен к нулевому входу канального триггера, единичный выход которого соединен с первым входом первого элемента И и инверсным входом второго элемента И, при этом в первом канале второй вход первого элемента И и пр мой вход второго элемента И соединены с выходом генератора , в последующих каналах - с выходом второго элемента И предыдущего канала, а выход второго элемента И последнего канала подключен к единичным входам канальных триггеров 2. К недостаткам известного устройства относ тс  узкие функциональные возможности. Целью изобретени   вл етс  расширение функциональных возможностей, распределител  импульсов. Указанна  цель достигаетс  тем, что в распределитель импульсов введены дополнительный триггер и в каждом канале дополнительный элемент И, первый вход которого соединен с выходом первого элемента И этого канала, второй вход - с единичным выходом дополнительного триггера, а выход подключен к соответствующей выходнбй шине, выход каждого элемента задержки подключен к одном1{ из входов элемента ИЛИ, выход которого соединен с нулевым входом дополнительного триггера , единичный вход которого подклю чен к информационной входной шине, при этом в каждом канале элемент задержки содержит элемент ИЛИ-НЕ, элементы неравнозначности и сч-етчик, счетный вход которого соединен с управл ющим входом элемента задержки, вход сброса - с выходом элемента задержки и выходом элемента ИЛИ-НЕ, а выходы подключены к первым входам элементов неравнозначности, вторые входы которых соединены с информационными входами элемента задержки, а выходы - со входами элемента ИЛИ-Н На фиг.1 и 2 представлена функциональна  схема распределител  импульсов . Схема содержит генератор 1, элемент ИЛИ 2, в каждом канале два элемента И 3 и , канальный триггер 5 и элемент задержки 6, информационные входы которого соединены с одноименными управл ющими входными шинами 7, управл ющий вход - с выходом элемента И 3, а выход подключен к нулевому входу канального триггера 5, единичный выход которого соединен с первым входом элемента И 3 и инверсным элемента И 4, в первом канале второй вход элемента И 3 и пр мой вход элемента И соединены с выходом генератора 1, в последующих каналах - с выходом элемента И 4 преды дущего канала, а выход элемента И Ь последнего канала подключен к единич ным входам канальных триггеров 5, в каждом канале дополнительный элемент И 8, первый вход которого соединен с выходом элемента И 3 этого канала, второй вход - с единичным выходом дополнительного триггера 9, а выход подключен к соответствующей выходной шине 10, выход каждого элемента задержки 6 подключен к одному из входо элемента ИЛИ 2, выход которогосоед|и нен с нулевым входом дополнительного триггера 9, единичный вход которого подключен к. информационной входной шине 11, в каждом канале элемент задержки 6 содержит элемент ИЛИ-НЕ 12, элементы неравнозначности 13 и счетчик 14, счетный вхоД которого соединен с управл ющим входом элемента задержки 6, вход сброса - с выходом элемента задержки 6 и выходо элемента ИЛИ-НЕ 12,. а выходы подключены к первым входам элементов неравнозначности 13, вторые входы которых соединены с информационными входами.элемента задержки 6, а выходы - со входами элемента ИЛИ-НЕ 12. Функционирование распределител  импульсов осуществл етс  следующим образом. Перед началом цикла работы происходит возвращение триггеров 5 в единичное состо ние по сигналу с выхода элемента И 4 последнего канала. При этом с выходов триггеров 5 на вторые входы элементов И 8 поступает еди- ничный логический сигнал, обеспечивающий возможность прохождени  сигналов , поступающих на первый вход элемента И 3. Элементы И всех каналов закрыты. Счетчики k в -начале цикла также приведены в исходное нулевое состо ние. В первом такте цикла работы тактовые импульсы с генератора 1 через элемент И 3 первого канала поступают на счетный вход счетчика 1. После каждого импульса генератора 1 содержимое счетчика Ik увеличиваетс  на единицу. На управл ющие входные шины 7 каждого канала в двоичном коде поступает комбинаци , соответствующа  длительности задержки . Как только в счетчике 14 окажетс  записанной комбинаци , совпадающа  с комбинацией на управл ющие входные шины 7 этого канала, на выходах всех элементов неравнозначности 13 будет нулевой логический сигнал, а на выходе элемента ИЛИ-НЕ 12 - единичный. Этот сигнал поступает на нулевой вход триггера 5, который измен ет свое состо ние на противоположное. По изменению сигнала на выходе триггера 5 происходит изменение состо ний элементов И 3 и 4: элемент И 3 отключает сигнал генератора 1 от входа счетчика 14 первого канала, а элемент И 4 первого канала открываетс  и обеспечивает возможность прохождени  сигнала генератора 1 на первые входы элементов И 3 и 4 второго канала. Первый такт цикла работы закончен. После открыти  элемента. И 4 первого канала сигнал генератора 1 через элемент И 4 первого канала и элемент И 3 второго канала поступает на счетчик 14 второго канала. Начинаетс  второй такт работы. Длительность второго такта определ етс  кодовой комбинацией на управл ющие входные шины 7 второго канала. После завершени  по-следнего такта открыва58 етс  элемент И k последнего канала и первый же импульс генератора 1, пройд -через элементы И k всех каналов , производит возврат всех триггеров 5 в единичное состо ние. После этого элементы И всех каналов закрываютс . Цикл работы распределител  импульсов закончей. Распределение входных импульсов, поступающих на единичный вход триггера 9 происходит следующим образом. Исходное состо ние триггера 9 - нулевое. Импульсы на единичный вход триггера 9 поступают в случайные моменты времени . Поступивший на единичный вход импульс переводит триггер 3 в единичное состо ние. Сигнал логической единицы с выхода триггера 9 поступает на первые входы элементов И 8 всех каналов. В момент переключени  триггера 9 сигнал генератора 1 присутствует на втором входе только од ,ного элемента И 8. Пусть номер этого .канала i. Сигнал генератора 1 через элемент И 8 i-ro канала поступает на 1-ой выходной шине 10. Сигнал на i-ой выходной шине 10 существует до момента окончани i-ro такта. Сброс сигнала на i-ой выходной шине 10 происходит следующим образом. При достижении счетчиком k i-гоканала состо ни , соответствующего комбинации на управл ющие входные шины 7 этого канала, с выхода элемента ИЛИ-НЕ 12 выдаетс  импульс сброса, который через элемент ИЛИ 2 поступает на нулевой вход триггера 9 и возвращает его в исходное нулевое состо ние . Сигнал логической единицы на первых входах элементов И 8 снимаетс  и запрещает прохождение сигналов на выходные шины 10. Таким образом, введение в предлагаемый распределитель импульсов допЪлнительного триггера, дополнительных элементов И, счетчиков, элементов неравнозначности и элемента ИЛИ-НЕ позвол ет расширить его функ циональные возможности по сравнению с известным. Формула изобретени  Распределитель импульсов, содержащий генератор и элемент ИЛИ, а также в каждом канале два элемента И, канальный триггер и элемент задержки , информационные входы которого соединены с одноименными управл ющими входными шинами, управл ющий вход - с выходом первого элемента И , а выход подключен к нулевому входу канального триггера, единичный выход которого соединен с первым входом первого элемента И и инверсным входом второго элемента И, при этом в первом канале второй вход первого элемента И пр мой вход вто- . рого элемента И соединены с выходом генератора, в последующих каналах - с выходом второ1 о элемента И преды-, дущего канала, а выход второго элемента И последнего канала подключен к единичным входам канальных триггеров , отличающийс  тем, что, с целью расширени  функциональных возможностей, введены дополнительный триггер и в каждом канале дополнительный элемент И, первый вход которого соединен с выходом первого элемента И этого канала, второй вход - с единичным выходом дополнительного триггера, а выход подключен к соответствующей выходной шине, выход каждого элемента задержки подключен к одному из входов эле мента ИЛИ, выход которого соединен с нулевым входом дополнительного триггера, единичный вход которого подключен к информационной входной шине, при этом в каждом канале элемент задержки содержит элемент ИЛИ-НЕ, элементы неравнозначности и счетчик, счетный вход которого соединен с управл ющим входом элемента задержки, блок сброса - с выходом элемента задержки и выходом элемента ИЛИ-НЕ, а выходы подключены к первым входам элементов неравнозначности , вторые входы которых соединены с информационными входами элемента задержки, а выходы - со входами элемента ИЛИ-НЕ. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 597089, кл. Н 03 К 17/00, 1976.
  2. 2.Авторское свидетельство СССР № , кл. Н 03 К 17/0, 1977 (прототип).
SU802925797A 1980-05-16 1980-05-16 Распределитель импульсов SU898616A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802925797A SU898616A1 (ru) 1980-05-16 1980-05-16 Распределитель импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802925797A SU898616A1 (ru) 1980-05-16 1980-05-16 Распределитель импульсов

Publications (1)

Publication Number Publication Date
SU898616A1 true SU898616A1 (ru) 1982-01-15

Family

ID=20896158

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802925797A SU898616A1 (ru) 1980-05-16 1980-05-16 Распределитель импульсов

Country Status (1)

Country Link
SU (1) SU898616A1 (ru)

Similar Documents

Publication Publication Date Title
SU898616A1 (ru) Распределитель импульсов
SU1103352A1 (ru) Устройство дл формировани серий импульсов
SU725209A1 (ru) Формирователь импульсов
SU947952A2 (ru) Селектор импульсов по длительности
SU741445A2 (ru) Селектор импульсов заданной длительности
SU744936A1 (ru) Формирователь импульсов
SU807491A1 (ru) Устройство дл контрол счетчика
SU892690A1 (ru) Селектор импульсов
SU746912A1 (ru) Цифровой дифференциальный врем - импульсный модул тор
SU917345A1 (ru) Коммутатор
SU711673A1 (ru) Селектор импульсной последовательности
SU744949A1 (ru) Селектор пар импульсов заданной длительности
SU1001453A1 (ru) Формирователь длительности импульса
SU855973A1 (ru) Формирователь одиночного импульса
SU764109A1 (ru) Формирователь импульсов
SU1757089A1 (ru) Формирователь длительности импульсов
SU824120A1 (ru) Способ измерени однократныхВРЕМЕННыХ иНТЕРВАлОВ
SU790305A1 (ru) Переключающее устройство
SU1150760A1 (ru) Устройство дл подсчета числа импульсов
SU603109A1 (ru) Расширитель импульсов
SU875608A1 (ru) Устройство программируемой задержки импульсов
SU705650A2 (ru) Устройство дл формировани серий импульсов
SU664153A1 (ru) Устройство дл измерени периода
SU886238A1 (ru) Преобразователь интервала времени в цифровой код
SU1195428A1 (ru) Устройство дл формировани серий импульсов