SU869052A1 - Устройство дл контрол последовательности импульсов - Google Patents

Устройство дл контрол последовательности импульсов Download PDF

Info

Publication number
SU869052A1
SU869052A1 SU802873656A SU2873656A SU869052A1 SU 869052 A1 SU869052 A1 SU 869052A1 SU 802873656 A SU802873656 A SU 802873656A SU 2873656 A SU2873656 A SU 2873656A SU 869052 A1 SU869052 A1 SU 869052A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
bus
logical
trigger
signal
Prior art date
Application number
SU802873656A
Other languages
English (en)
Inventor
Юрий Сергеевич Голуб
Анатолий Васильевич Мельников
Геннадий Вячеславович Салов
Виктор Александрович Шевченко
Леонид Георгиевич Яковлев
Original Assignee
Киевский Институт Автоматики Им. Хху Съезда Кпсс
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Институт Автоматики Им. Хху Съезда Кпсс filed Critical Киевский Институт Автоматики Им. Хху Съезда Кпсс
Priority to SU802873656A priority Critical patent/SU869052A1/ru
Application granted granted Critical
Publication of SU869052A1 publication Critical patent/SU869052A1/ru

Links

Landscapes

  • Safety Devices In Control Systems (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТИ
ИМПУЛЬСОВ
1
Изобретение относитс  к импульсной технике и предназначено дл  контрол  последовательности входных импульсов.
Известно устройство дл  контрол  . последовательности импульсов, содержащее триггеры контрол  и элемент пам ти tl Х
Недостатком этого устройства  вл етс  недостаточно высока  точность контрол .
Наиболее близким по технической сущности к изобретению  вл етс  устройство дл  контрол  последовательности импульсов.содержащее триггеры
и запоминающий элемент 21. .,. .
Недостатком известного устройства  вл етс  недостаточно высока  точность контрол .
Цель изобретени  - повышенке точности контрол .
Поставленна  цель достигаетс  тем, что в устройство дл  контрол  последовательности импульсов, содержащее
триггер и запоминающий элемент, введены элементы И, элемент ИЛИ, элемент ИЛИ-НЕ, первый и второй входы которого соединены с первыми входа ми соответственно первого и второго элементов И и соответствующими входными шинами, а выход - со счетным входом триггера, пр мой и инверсный выходы которого соединены со вторьп и входами соответственно первого и второго элементов И, выходы которых через элемент ИЛИ подключены ко входу запоминающего элемента.
На чертеже представлена структурна  схема устройства.
Оно содержит запоминающий элемент 1, элемент ИЛИ 2, элемент ИЛИ-НЕ 3, триггер-4, элементы И 5 и 6, входные нтны 7 и 8 и выходную шину 9.
Устройство работает следующим образом .

Claims (2)

  1. В исходном состо нии на выходной шине 9 запоминающего элемента логический , на выходе элемента 3 ИЛИ-НЕ 3 логическа  единица, на пр мом выходе триггера 4 логический нуль , на инверсном выходе логическа  единица. Причем триггер срабатывает при переходе сигнала на счетном входе с логического нул  в логическую единицу. Когда на шине 8 по вл етс  логическа  единица, на выходе элемента И 6 сохран етс  логический нуль, так как с пр мого выхода триггера 4 снимаетс  логический нуль. Когда на шине 8 устанавливаетс  логический нуль, триггер 4 перебрасываетс ,на пр мом его выходе устанавливаетс  логическа  единица, на выходе элемента И 6 сохран етс  логический нуль, на инверсном выходе триггера 4 устанавливаетс  логический нуль. Когда сигнал, соответствугощрта уро ню логической единицы поступает на ши ну 7, на выходе элемента И 5 сохран етс  логический нуль, а триггер 4 находитс  в состо нии, когда с инверсного выхода снимаетс  сигнал, соответствующий уровню логического нул . С окончгнием сигнала логической единицы, на иине 7 триггер 4 перебрасываетс  в исходное состо ние. Допустим еперь, что устройство находитс  в исходном состо нии и на шине 8 логическа  единица не по вл етс , тогда с приходом импульса на шину 7 элемент И 5 открываетс , так как на инверсном выходе триггера 4 сохран етс  сигнал, соответствующий ypoBifio логической единицы. Сигнал с выхода элемента И 5 через элемент ИЛИ 2 поступает на вход элемента 1. На шине 9 фиксируетс  сигнал неисправности . Если в процессе работы устройства после по влени  импульса на шине 8 не по вл етс  импульс на шине 7, то следующий импульс, поступающий на шину 8, открывает элемент И 6, и на шине 9 устанавливаетс  сигнал неисправности . Предлагаемое устройство позвол ет в заданный промежуток времени фиксировать отсутствие импульса или наличие импульсов более одного независимо по какому входу произошел сбой информации. Использование устройства в импульсной технике повышает точность контрол , так как позвол ет своевременно обнаружить отказ источников импульсов. Формула изобретени  Устройство дл  контрол  последовательности импульсов, содержащее триггер и запоминающий элемент, отличающеес  тем, что, с целью повышени  точности контрол , в него введены элементы И, элемент ИЛИ, элемент ИЛИ-НЕ, первый и второй входы которого соединены с первьми входами соответственно первого и второго элементов И и соответствующими входными шинами, а выход со счетным входом триггера, пр мой и инверсный выходы которого соединены со вторыми входами соответственно первого и второго элементов И, выходы которых через элeмeнt ИЛИ подключены ко входу запоминающего эле мента. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 371691, кл. И 03 К 21/34, 1971.
  2. 2.Авторское свидетельство СССР № 558402, кл. Н 03 К 21/34, 1974.
    ww
SU802873656A 1980-01-24 1980-01-24 Устройство дл контрол последовательности импульсов SU869052A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802873656A SU869052A1 (ru) 1980-01-24 1980-01-24 Устройство дл контрол последовательности импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802873656A SU869052A1 (ru) 1980-01-24 1980-01-24 Устройство дл контрол последовательности импульсов

Publications (1)

Publication Number Publication Date
SU869052A1 true SU869052A1 (ru) 1981-09-30

Family

ID=20873943

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802873656A SU869052A1 (ru) 1980-01-24 1980-01-24 Устройство дл контрол последовательности импульсов

Country Status (1)

Country Link
SU (1) SU869052A1 (ru)

Similar Documents

Publication Publication Date Title
SU869052A1 (ru) Устройство дл контрол последовательности импульсов
CA1078969A (en) Method and apparatus for transfer of asynchronously altering data words
SU1473077A1 (ru) Устройство дл контрол серий импульсов
SU811315A1 (ru) Устройство дл индикации
SU1175022A1 (ru) Устройство дл контрол серий импульсов
SU752811A1 (ru) Устройство проверки счетчиков
SU911509A1 (ru) Устройство дл определени экстремальных чисел
SU1095377A2 (ru) Устройство дл обнаружени потери импульса
SU807491A1 (ru) Устройство дл контрол счетчика
SU1649547A1 (ru) Сигнатурный анализатор
SU997038A1 (ru) Устройство дл контрол параллельного двоичного кода на четность
SU1005285A2 (ru) Устройство дл умножени частоты следовани периодических импульсов
SU917329A1 (ru) Селектор пар импульсов
SU884114A1 (ru) Селектор импульсов по длительности
SU843211A2 (ru) Устройство контрол временных интер-ВАлОВ КОдиРОВАННыХ пОСылОК
SU1280600A1 (ru) Устройство дл ввода информации
SU1338027A2 (ru) Устройство выделени одиночного @ -го импульса
SU433643A1 (ru)
SU813432A1 (ru) Устройство дл контрол микро-пРОгРАММНОгО ABTOMATA
SU1651362A2 (ru) Устройство дл контрол последовательности чередовани импульсных сигналов
SU411484A1 (ru)
SU1088114A1 (ru) Программируемый преобразователь код-временной интервал
SU1338028A2 (ru) Устройство выделени одиночного @ -го импульса
SU1059594A1 (ru) Устройство дл контрол числа циклов работы оборудовани
SU702526A1 (ru) Пересчетное устройство