SU544121A1 - Устройство контрол импульсных последовательностей - Google Patents

Устройство контрол импульсных последовательностей

Info

Publication number
SU544121A1
SU544121A1 SU2165982A SU2165982A SU544121A1 SU 544121 A1 SU544121 A1 SU 544121A1 SU 2165982 A SU2165982 A SU 2165982A SU 2165982 A SU2165982 A SU 2165982A SU 544121 A1 SU544121 A1 SU 544121A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
counter
trigger
signal
Prior art date
Application number
SU2165982A
Other languages
English (en)
Inventor
Герман Иделевич Иоффе
Михаил Лейбович Миневич
Юрий Эммануилович Удальев
Original Assignee
Предприятие П/Я А-7672
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7672 filed Critical Предприятие П/Я А-7672
Priority to SU2165982A priority Critical patent/SU544121A1/ru
Application granted granted Critical
Publication of SU544121A1 publication Critical patent/SU544121A1/ru

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

с источником входного сигнала, а второй вход подключен к соответствующему выходу реверсивного счетчика, причем выход логическзрго элемента И соединен со входом логического элемента НЕ, введены два дополни тельных логических элемента И, счетчик, ре гистр сдвига, лирический элемент ИЛИ и дополнительньШ триггер, причем один вход первого из дополнительных логических элементов И подключен к источнику входного сигнала, второй его вход соединен с выходом указанного триггера, третий его вход соединен с выходом логического элемента НЕ, а его выход подключен к одному из входов счетчика, второй вход которого соединен с соответствующим выходом реверсивного C4eT4HKaj а выход которого подключен к одному входу логического элемента ИЛИ, второй вход которого через второй дополнительный логический элемент И соединен с регистром, сдвига, входы которого соединены с выходами реверсивного счетчика и логического элемента Hi при этом выход логического элемента ИЛИ соединен с входом дополнительного триггера, вход установка нул  которого соединен с соответствующим выходом реверсивного счетчика, а выход которог подключен ко входу упом нутого триггера. На чертеже приведена структурна  электрическа  схема предлагаемого устройства. Устройство содержит реверсивный счетчик 1 логический элемент И 2, регистр сдвига 3, логический элемент И4, логический элемент ИЛИ-5, триггеры 6 и 7, логический элемент И 8, счетчик 9, логический элемент НЕ 10 и логический элемент И 11. На вход 12 подан сигнал тактовой частоты , на вход 13 подан входной сигнал, на вход 14 подан сигнал установки в исходное состо ние, а выходной сигнал снимаетс  с выхода 15. Принцип работы устройства заключаетс  в следующем. В исходном состо нии все триггеры и счетчики наход тс  в нулевом состо нии, а в регистре сдвига записаны символы 1 во все разр ды. На элемент 11 с выхода реверсивного счетчика поступает разрешающий потенциал. Регистр сдвига и счетчик необходимы дл  реализации тот-о или иного порога срабатывани  устройства. Не всегда следует принимать решение об искажении контролируемой пocлeдoвaтeльнtx:ти или об ее сильном искажении шумами, если имеет место единичный сбой. Например, при смене периода следовани  входных импульсов сбой неизбежен, но его можно и не индицировать Регистр сдвига и счетчик позбол ют заранее установить порог как п6 числу сбоев периодов импульСОВ (следующих подр д или с промежутками), так и по числу ложных импульсов, попадающих в промежутки. Первые из этих сбоев регистрируютс  в регистре сдвига и выдел ютс  логическим элементом 4, а вторые сбои регистрируютс  в счетчике. В момент прихода первого импульса контролируемой последовательности на вход 13 триггер 7 переходит в единичное состо ние и разрещает прохождение импульсов частоты со входа. 12 на суммирующий вход реверсивного счетчика . При этом с выхода триггера 7 на элемент И 8 поступает запрещающий потенциал, В процессе работы реверсивного счетчика на элемент И 2 также поступает запрешак щий потенциал. Следующий импульс контролируемой последовательности , поступающий на вход 13, переводит триггер 7 в нулевое состо ние . К этому моменту в реверсивном счетчике зафиксировано некоторое число, соответствующее длительности периода контролируемой последовательности. Сигнал с триггера 7 разрешает прохождение сигналов частоты f со входа 12 на вычитающий вход реверсивного счетчика и подает разрешающий потенциал на вход элемента И 8. Поскольку на выходе элемента 2 сигнал отсутствует, то с элемента 1О на элемент 8 также подан разрешающий потенциал. При работе реверсивного счетчика в режиме вычитани  на вход элемента 11 подаетс  запрещающий потенциал . Если до момента обнулени  счетчика на входе 13 по в тс  ложные импульсы, то они пройдут через элемент 8 на счетчик. Если число этих импульсов превысит значение порога , то с выхода счетчика сигнал поступит на элемент 5, Если же число ложных символов не превышает порога, то в момент обнулени  счетчика подаетс  разрещающий потенциал на элемент 2; устанавливаетс  О в счетчике, снимаетс  запрещающий потешшал с элемента 11 и очередной сигнал со входа 13 поступает через элементы 2 и 11 в регистр сдвига и переводит в единичное состо ние триггер 7. Тем самым ковтролируетс  наличие импульсов последовательности - в регистр сдвига записываетс  символ 1, если очередной импульс частоты Г на входе 13 присутствует, и символ О, если импульс отсутствует. Соответствующий noptar (наличие определенного количества нулей) реализует элемент 4. Если на вькоде логического элемента 4 по витс  сигнал, то он проходит через элемент 5 в виде сигнала о нарушении входной последовательности на выход 15 и переводит в единичное состо ние триггер 6. С выхода этого триггера сигнал поступает на установку всех элементов устройства в исходное сое
SU2165982A 1975-08-14 1975-08-14 Устройство контрол импульсных последовательностей SU544121A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2165982A SU544121A1 (ru) 1975-08-14 1975-08-14 Устройство контрол импульсных последовательностей

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2165982A SU544121A1 (ru) 1975-08-14 1975-08-14 Устройство контрол импульсных последовательностей

Publications (1)

Publication Number Publication Date
SU544121A1 true SU544121A1 (ru) 1977-01-25

Family

ID=20629713

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2165982A SU544121A1 (ru) 1975-08-14 1975-08-14 Устройство контрол импульсных последовательностей

Country Status (1)

Country Link
SU (1) SU544121A1 (ru)

Similar Documents

Publication Publication Date Title
SU544121A1 (ru) Устройство контрол импульсных последовательностей
SU1076950A1 (ru) Регистр сдвига
SU1149402A1 (ru) Двоичный счетчик
SU1443153A1 (ru) Устройство дл выделени и вычитани импульсов из последовательности импульсов
SU433643A1 (ru)
SU1291985A1 (ru) Устройство дл контрол распределител импульсов
SU1451835A1 (ru) Устройство дл формировани серий импульсов
SU921094A1 (ru) Дес тичный счетчик
SU1045407A2 (ru) Распределитель импульсов
SU1347162A1 (ru) Генератор импульсной последовательности
SU1277386A1 (ru) Устройство дл контрол работоспособности счетчика
SU1070556A1 (ru) Устройство дл контрол последовательности импульсов
SU1088114A1 (ru) Программируемый преобразователь код-временной интервал
SU400034A1 (ru) УСТРОЙСТВО дл УПРАВЛЕНИЯ РЕВЕРСИВНЫМ СЧЕТЧИКОМ
SU817717A1 (ru) Устройство дл контрол после-дОВАТЕльНОСТи иМпульСОВ
SU466508A1 (ru) Устройство дл сравнени двоичных чисел
SU444314A1 (ru) Многопозиционный компаратор частоты следовани импульсов
SU961124A1 (ru) Устройство дл синхронизации сигнала электромеханического переключател
SU598100A1 (ru) Устройство дл индикации
SU1180896A1 (ru) Сигнатурный анализатор
SU786007A1 (ru) Устройство запрета
SU373885A1 (ru) Счетчик импульсов на потенциальных элементах
SU807491A1 (ru) Устройство дл контрол счетчика
SU1695389A1 (ru) Устройство дл сдвига импульсов
SU1718368A1 (ru) Формирователь импульсов