SU1149402A1 - Двоичный счетчик - Google Patents

Abstract

1. ДВОИЧНЫЙ СЧЕТЧИК, содержащий тактовую шину, шину разрешени  двоичного счета, в каждом разр де триггер и, кроме первого разр да, первый элемент И, входы которого соединены с пр мыми выходами триггеров всех предыдущих разр дов и шиной разрешени  двоичного счета, отличающийс  тем, что, с целью повышени  достоверности функционировани , в него введены шина разрешени  параллельной установки, в первый разр д - первый элемент И, элемент НЕ, в каждый разр д - второй элемент И, элемент ИЛИ, первый, второй и, кроме первого разр да, третий элементы И-НЕ, первые входы и выходы первого и второго элементов И-НЕ. каждого разр да соединены соответственно с пр мым и инверсным выходами и входами установки в «1 и «О триггера своего разр да , вторые входы первого и второго элементов И-НЕ первого разр да соединены с выходом элемента НЕ, вторые входы первого и второго элементов И-НЕ каждого разр да, кроме первого, соединены с выходом третьего элемента И-НЕ своего разр да , первый вход которого соединен с синхронизированным счетным входом триггера и выходом элемента ИЛИ, входы которого соединены с выходами первого и второго элементов И своего разр да, вход элемента НЕ первого разр да и второй вход третьего элемента И-НЕ каждого разр да, кроме первого, соединены с тактовой шиной, входы первого элемента И первого разр да соединены с входами установки триггера первого разр да и тактовой шиной, выход - с динамическим входом синхронизации триггера каждого разр да, первый вход второго элемента И каждого разр да соединен с пр мым выходом триггера своего разр да , второй - с шиной разрешени  установа ки, синхронизированный счетный вход триггера первого разр да через элемент ИЛИ (Л соединен с шиной разрешени  двоичного счета и выходом второго элемента И первого разр да. 2. Счетчик по п. 1, отличающийс  тем, что, с целью расширени  его функциональных возможностей, в каждый разр д введены щина установки в «О, шина установки в «1, третий элемент И, выход которого 4 О |йь соединен с третьим входом элемента ИЛИ своего разр да, шина установки в «О соединена с третьим входом второго элемента И каждого разр да, а -первый, второй и О третий входы третьего элемента И каждого ю разр да соединены соответственно с шиной разрешени  установки, с шиной установки в «1 своего разр да и с инверсным выходом триггера своего разр да.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при реализации технических средств автоматики и вычислительной техники .

Известно пересчетное устройство, каждый разр д которого содержит установочные и тактовый входы, пр мой и инверсный выходы, первый и второй элементы И, первые входы которых соединены соответственно с инверсным и пр мым выходами разр да , выходы - с входами установки в «О и «1 разр да и через резисторы с шиной источника питани  1.

Однако устройство отличаетс  недостаточной достоверностью функционировани , так как возможны ложные переключени .

Известен также двоичный счетчик, содержащий тактовую шину, шину разрешени  счета, шину сброса, в каждом разр де триггер и, кроме первого разр да, элемент И, входы которого соединены с пр мыми выходами триггеров всех предыдущих разр дов и шиной разрешени  двоичного счета, выход - с синхронизированным счетным входом триггера, синхронизированный счетный вход триггера первого разр да соединен с шиной разрешени  двоичного счета, вход синхронизации и вход сброса триггера каждого разр да соединены соответственно с тактовой шиной и шиной сброса 2.

Недостатком известного устройства  вл етс  низка  достоверность функционировани , так как возможно (не блокируетс ) ложное переключение триггеров всех разр дов как в периоды между тактовыми импульсами , так и в течение каждого тактового импульса.

Цель изобретени  - повышение достоверности функционировани .

Поставленна  цель достигаетс  тем, что в двоичный счетчик, содержащий тактовую шилу, шину разрешени  двоичного счета, в каждом разр де триггер и, кроме первого разр да, первый элемент И, входы которого соединены с пр мыми выходами триггеров всех предыдущих разр дов и шиной разрешени  двоичного счета, введены шина разрешени  параллельной установки, в первый разр д - первый элемент И, элемент НЕ, в каждый разр д - второй элемент И, элемент ИЛИ, первый, второй и, кроме первого разр да, третий элементы И-НЕ, первые входы и выходы первого и второго элементов И-НЕ каждого разр да соединены соответственно с пр мым и инверсным выходами и входами установки в «1 и «О триггера своего разр да, вторые входы первого и второго элементов И-НЕ первого разр да соединены с выходом элемента НЕ, вторые входы первого и второго элементов И-НЕ каждого разр да, кроме первого, соединены с выходом третьего элемента И-НЕ своего разр да, первый вход которого соединен с синхронизированным счетным входом триггера и выходом элемента ИЛИ, входы которого соединены с выходами первого и второго элементов И своего

разр да, вход элемента НЕ первого разр да и второй вход третьего элемента И-НЕ каждого разр да, кроме первого, соединены с тактовой шиной, входы первого элемента И первого разр да соединены с входами установки триггера первого разр да и тактовой шиной, выход - с динамическим входом синхронизации триггера каждого разр да, первый вход второго элемента И каждого разр да соединен с пр мым выходом триггера своего разр да, второй -

5 с шиной разрешени  установки, синхронизированный счетный вход триггера первого разр да через элемент ИЛИ соединен с шиной разрешени  двоичного счета и выходом второго элемента И первого разр да.

Кроме того, с целью расширени  функциональных возможностей двоичного счетчика в каждый разр д введены шина установки в «О, шина установки в «1, третий элемент И, выход которого соединен с третьим входом элемента ИЛИ своего разр да, шина установки в «О соединена с третьим входом второго элемента И каждого разр да, а первый, второй и третий входы третьего элемента И каждого разр да соединены соответственно с щиной разрешени  установки, с шиной установки в

0 «1 своего разр да и с инверсным выходом триггера своего разр да.

На фиг. 1 представлена схема двоичного счетчика на RST-триггерах с динамическим входом синхронизации, с инверсн1лми асинхронными входами установки S и R с параллельной установкой в любое состо ние; на фиг. 2 - то же, с пр мыми асинхронными входами; на фиг. 3 - схема двоичного счетчика на двухступенчатых тактируемых RST-TpHrrepjx асинхронными входами установки S и R с установкой в нулевое состо ние; на фиг. 4 - то же, с асинхронными пр мыми входами установки S и R.

Двоичный счетчик (фиг. 1) содержит разр ды 1-4, тактовую шину 5, шину 6 разрешени  двоичного счета, шину 7 разрешени  установки. Каждый разр д содержит RST-триггер 8.1, 8.2, 8.3 и 8.4 с динамическим входом синхронизации с инверсными асинхронными входами установки S и R, первый и второй элементы И 9.1, 9.2, 9.3, 9.4, 10.1, 10.2, 10.3, 10.4, элемент

11.1,11.2, 11.3, 11.4, первый, второй и, кроме первого разр да, третий элементы И-НЕ 12.1, 12.2, 12.3, 12.4, 13.1, 13.2, 13.3, 13.4 и 14.1, 14.2, 14.3, 14.4, первый разр д содержит элемент НЕ 15, каждый разр д содержит третий элемент И 16.1,

16.2,16.3, 16.4, шину 17.1, 17.2, 17.3, 17.4

установки в ноль, шину 18.1, 18.2, 18.3, 18.4 установки в единицу.

Первые входы И выходы первого и второго элементов И-НЕ всех разр дов соединены соответственно с пр мым и инверсным выходами и асинхронными входами установки триггера. Вторые входы первого и второго элементов И-НЕ первого разр да соединены с выходом элемента НЕ, вторые входы первого и второго элементов И- НЕ каждого, начина  со второго разр да, соединены с выходом третьего элемента И-НЕ своего разр да, первый вход которого соединен с синхронизированным Т-входом триггера и выходом элемента ИЛИ, входы которого соединены с выходами первого и второго элементов И, вход элемента НЕ и второй вход третьего элемента И-НЕ каждого, кроме первого, разр да соединены с тактовой шиной 5, входы элемента И 9 соединены с входами установки триггера первого разр да и шиной 5, входы первого элемента И каждого, кроме первого разр да , соединены с пр мыми выходами триггеров предыдущих разр дов и шиной 6, первый вход второго элемента И каждого-разр да соединен с пр мым выходом триггера, второй - с шиной 7, синхронизированный Т-вход триггера первого разр да через элемент ИЛИ соединен с шиной 6 и выходом второго элемента И первого разр да.

Двоичный счетчик (фиг. 3) содержит дополнительные элементы И 19 и элементы НЕ 20 и 21. Двоичный счетчик (фиг. 4) содержит дополнительно элемент И 19 и элементы НЕ 20-22.

Двоичный счетчик (фиг. 1) работает следующим образом.

Двоичный счет осуществл етс  тактовыми импульсами по шине 5 при сигналах на шинах 6 и 7 соответственно «1 и «О. Установка триггеров всех разр дов в любое исходное состо ние осуществл етс  тактовыми импульсами по шине 5 при сигналах на шинах 6 и 7 соответственно «О и «1.

При двоичном счете и при установке тактовый импульс поступает на тактовые входы триггеров после отключени  обратных св зей, а смена состо ний двоичного счетчика происходит по переднему фронту импульса на С-входах триггеров. Во врем  отсутстви  тактового импульса на один из установочных входов триггера каждого разр да действует сигнал обратной св зи с его выхода, запрещающий ложное переключение триггера и сохран ющий записанную последним тактовым импульсом информацию . И при двоичном счете, и при установке в «О импульс по. шине С отключает на врем  переключени  . Та обратные св зи с выходов на входы установки триггеров только тех разр дов, которые переключаютс  данным тактовым импульсом, т. е.

на Т-входах которых логические «1. Обратные св зи в каждом разр де осуществл ютс  первым и вторым элементами И-НЕ, управление обратными св з ми осуществJ л етс  через элемент НЕ 15 в первом разр де и через третий элемент в каждом, кроме первого, разр де. При установке в «О на Т-входы триггеров с «1 состо нием через вторые элементы И подаютс  логические «1 с пр мых выходов тригггеров. При

0 установке разр дов в «1 на Т-входы триггеров с «О через третьи элементы И подаютс  логические «1. Импульс по шине 5 поступает на С-входы триггеров после отключени  обратных св зей триггеров переключающихс  разр дов. Это условие обеспечиваетс  с помощью первого элемента И первого разр да, «1 на выходе которого по вл етс  после отключени  обратных св зей триггера первого разр да. Обратные св зи триггера первого разр да отключаютс 

0 каждым тактовым импульсом по шине 5. Минимальна  длительность импульса по шине 5 должна быть больше, чем врем  отключени  обратных св зей плюс врем  переключени  триггера с динамическим С-вхо5 ДОМУстановка счетчика при сигналах на шинах б и 7 соответственно «О и «1 осуществл етс  в любое состо ние в зависимости от состо ни  шин параллельной информации 17.1, 17.2, 17.3, 17.4 и 18.1, 18.2,

0 18.3, 18.4.

При соединении шин 17.1 -18.4 соответственно с пр мыми и инверсными выходами триггеров предыдущих разр дов цвоичт ный счетчик при сигналах на шинах 6 и 7 соответственно «О и «1 осуществл ет сдвиг информации.

Минимальна  длительность импульса по шине 5 устройства на двухступенчатых триггерах (фиг. 3) должна быть больше, чем

0 врем  отключени  обратных св зей плюс врем  переключени  первой ступени триггера . Включаютс  обратные св зи триггеров переключившихс  разр дов после исчезновени  импульса на С-входах двухступенча , тых триггеров с задержкой на врем , необходимое дл  переписи состо ний первых ступеней во вторые. Обща  задержка включени  обратных св зей относительно заднего фронта импульса на С-входах двухступенчатых триггеров осуществл етс  дополнительным элементом ИЛИ, элементами НЕ, элементом НЕ в первом разр де, третьим элементом И-НЕ в каждом, кроме первого разр да, что достаточно дл  переписи состо ний первых ступеней во вторые. Обратные св зи отключаютс  тольКО у триггеров переключающихс  разр дов на врем  действи  тактового импульса.

Сравнива  динамику работ двоичных счетчиков на двухступенчатых триггерах и

на динамических триггерах, получаем, что в режиме установки (двоичный счетчик на динамических триггерах) на врем  тактового импульса отключаютс  обратные св зи только триггера первого разр да, обратные св зи остальных, кроме первого, переключающихс  разр дов отключаютс  только на врем  переключени  триггера, т. е. на врем  t JBP Тг, обратные св зи переключающихс  при установке разр дов на двухступенчатых триггерах отключаютс  на врем  действи  тактового импульса.

При одинаковой частоте и длительности тактовых импульсов достоверность функционировани  п-го разр да предлагаемого двоичного счетчика в раз выше достоверности функционировани  соответствующего разр да известного.

Технико-экономический эффект изобрег тени  заключаетс  в повышении достоверности функционировани  которое достигаетс  за счет запрета ложных переключений

триггеров и во врем  действи  тактового импульса тем, что ввод тс  дополнительный элемент ИЛИ, в первый разр д первый элемент И, элемент НЕ, в каждый разр д второй и третий элементы И, элемент ИЛИ, первый, второй и, кроме первого разр да,

третий элементы И-НЕ дл  организации управл емых обратных св зей на асинхронные входы установки триггеров разр дов.

Эффективность за вл емого двоичного счетчика в повышении достоверности функционировани  любого п-го разр да в

«.--/)

раз больше.

Фиг.1

19

ш

фиг А

Claims (2)

1. ДВОИЧНЫЙ СЧЕТЧИК, содержащий тактовую шину, шину разрешения двоичного счета, в каждом разряде триггер и, кроме первого разряда, первый элемент И, входы которого соединены с прямыми выходами триггеров всех предыдущих разрядов и шиной разрешения двоичного счета, отличающийся тем, что, с целью повышения достоверности функционирования, в него введены шина разрешения параллельной установки, в первый разряд — первый элемент И, элемент НЕ, в каждый разряд — второй элемент И, элемент ИЛИ, первый, второй и, кроме первого разряда, третий элементы И—НЕ, первые входы и выходы первого и второго элементов И—НЕ. каждого разряда соединены соответственно с прямым и инверсным выходами и входами установки в «1» и «0» триггера своего разряда, вторые входы первого и второго элементов И—НЕ первого разряда соединены с выходом элемента НЕ, вторые входы первого и второго элементов И—НЕ каждого разряда, кроме первого, соединены с выходом третьего элемента И—НЕ своего раз ряда, первый вход которого соединен с синхронизированным счетным входом триггера и выходом элемента ИЛИ, входы которого соединены с выходами первого и второго элементов И своего разряда, вход элемента НЕ первого разряда и второй вход третьего элемента И—НЕ каждого разряда, кроме первого, соединены с тактовой шиной, входы первого элемента И первого разряда соединены с входами установки триггера первого разряда и тактовой шиной, выход — с динамическим входом синхронизации триггера каждого разряда, первый вход второго элемента И каждого разряда соединен с прямым выходом триггера своего разряда, второй — с шиной разрешения установки, синхронизированный счетный вход триггера первого разряда через элемент ИЛИ соединен с шиной разрешения двоичного счета и выходом второго элемента И первого разряда.

2. Счетчик по π. 1, отличающийся тем, что, с целью расширения его функциональных возможностей, в каждый разряд введены шина установки в «0», шина установки в «1», третий элемент И, выход которого соединен с третьим входом элемента ИЛИ своего разряда, шина установки в «0» соединена с третьим входом второго элемента И каждого разряда, а > первый, второй и третий входы третьего элемента И каждого разряда соединены соответственно с шиной разрешения установки, с шиной установки в «1» своего разряда и с инверсным выходом триггера своего разряда.

>