SU1087974A1 - Многоканальный распределитель импульсов - Google Patents

Многоканальный распределитель импульсов Download PDF

Info

Publication number
SU1087974A1
SU1087974A1 SU823492912A SU3492912A SU1087974A1 SU 1087974 A1 SU1087974 A1 SU 1087974A1 SU 823492912 A SU823492912 A SU 823492912A SU 3492912 A SU3492912 A SU 3492912A SU 1087974 A1 SU1087974 A1 SU 1087974A1
Authority
SU
USSR - Soviet Union
Prior art keywords
channel
majority
output
input
trigger
Prior art date
Application number
SU823492912A
Other languages
English (en)
Inventor
Анатолий Павлович Шевченко
Виктор Михайлович Панов
Юрий Александрович Юренко
Original Assignee
Предприятие П/Я М-5156
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5156 filed Critical Предприятие П/Я М-5156
Priority to SU823492912A priority Critical patent/SU1087974A1/ru
Application granted granted Critical
Publication of SU1087974A1 publication Critical patent/SU1087974A1/ru

Links

Landscapes

  • Hardware Redundancy (AREA)

Description

Изобретение относитс  к импульсной технике и может использоватьс  в автоматических вычислительных устройствах с повышенными требовани ми к надежности.
Известен многоканальный распределитель импульсов, построенный на базе трехразр дного двухступенчатого счетчика и линейного дешифратора Cl.
Однако данное устройство недостаTO4HQ надежно в работе, поскольку по вление единичного сбо  основного триггера любого разр да не устран етс  мажоритарной логикой при дальнейшей работе распределител .
Наиболее близким к изобретению техническим решением  вл етс  многоканальный распределитель импульсов, содержащий в каждом канале элемент И-НЕ и разр ды, каждый из которых состоит из мажоритарного элемента и триггера, пр мой выход котррого подключен к первому входу мажоритарного элемента собственного канала и к соответствующему входу мажоритарных элементов соответствующих разр дов других каналов, а установочные входы всех триггеров соединены с шиной начальной установки .
К недостаткам известно устройства относитс  невозможность формировани  нечбтного количества разр дов распределител , что сужает область его применени , а также недостаточно высока  надежность работы, поскольку при выходе из стро  одного элемента И-НЕ весь канал исключаетс  из функционировани .
Цель изобретени  - повышение наежности и расширение области применени .
Эта цель достигаетс  тем, что в многоканальном распределителе импульсов , содержащем в каждом канале элеент И-НЕ и разр ды, каждый из которых сосГоит из мажоритарного элемента и триггера, пр мой выход которого подключен к первому входу мажоритарного элемента собственного канала и к соответствующему входу мажорит.арных элементов соответствующих разр ов других каналов, а установочные входы всех триггеров соединены с шиной начальной установки, в каждый канал введен дополнительный мажоритарный элемент, выход которого соединен с информационным входом триггера первого разр да собственного канала, а информационный вход триггера каждого последующего разр да соединен с выходом мажоритарнрго элемента предыущего разр да и с соответствующей выходной шиной,причем синхронизирующие входы всех триггеров подключены к тактовой шине, а инверсные выходы триггеров всех разр дов, кроме последнего, соединены с соответствующими входами элемента И-НЕ собственного канала, выход которого соедийен с первым входом дополнительного мажоритарного элемента и с соответствующим входом дополнительных мажоритарных элементов других каналов. 5 На чертеже приведена функциональна  схема многоканального распределител  (например, на 3 канала).
Устройство содержит каналы.1 - 3, каждый из которых состоит из разр 10 дов 4, выполненных на мажоритарном элементе 5- и триггере б, элемент И-НЕ 7, дополнительный мажоритарный элемент 8, тактовую шину 9, шину 10 начальной установки и выходные ны 11. Пр мой выход триггера б подключен к первому входу мажоритарного элемента 5, выход дополнительного мажоритарного элемента 8 соединен с информационным входом триггера б перQ вого разр да 4, информационные входа юстальных триггеров б соединены соответственно с выходами мажоритарных элементов 5 предыду1цих разр дов и выходными шинами 11, синхронизирующие 5 входы всех триггеров б подключены к тактовой шине 9, а инверсные выходы триггеров 6 соединены с соответствующими входами элемента И-НЕ 7, выход которого подключен к первому входу дополнительного мажоритарного эле мента 8.
Распределитель работает следующим образом.
По включении питани  на шины 10 начальной установкой всех каналов 1 5 3 распределител  поступает сигнал начальной установки, устанавливающий на инверсных выходах всех триггеров б в каналах 1-3 высокие потенциалы . На выходах элементов И-НЕ 0 ,7 каждого канала устанавливаетс  высокий потенциал, соответствующий логической 1, который поступает .через дополнительные мажоритарные эле-. менты 8 на информационный вход трйг5 геров б первых разр дрв 4 во всех каналах. Следовательно, на первом же тактовом импульсе, который поступает по шине 9, по окончании импульса начальной установки, происходит 0 запись 1 в триггеры 6 первых разр дов каждого канала распределител . Переключение всех триггеров б происходит по фронту входных тактовых импульсов . Записанна  в первые разр  ды 4 логическа  1 с выходов триггеров б каналрв через мажоритарные элементы 5 поступает на шины 11 каналов распределител - и на информационные входы триггеров 6 каналов. С инверсных выходов триггеров 6 ка0 налов низкие потенциалы поступают на элементы И-НЕ 7, с выхода которых , в виде логического О через дополнительные мажоритарные элементы 8 поступают на информационные входы 5 триггеров б каждого канала, накладывал запрет на последующую запись в них 1. Этот запрет существует до тех пор, пока 1, записанна  на первом тактовом импульсе в триггер 6, не продвинетс  в триггер б последнего разр да 4. Продвига сь от триггера 6 первого разр да до триггера 6 последнего разр да, логическа  1 последовательно по вл етс  на шинах 11 каналов 1-3 расйределител , формиру  выходные импульсы. Длительность импульсов на каждой выходной шине 11 распределител  равна периоду следовани  тактовых импульсов, поступающих на тактовой шине 9.
По поступлении п-го тактового импульса логическа  1 записываетс  в триггеры 6 последних .разр дов 4 каналов 1 - 3, формиру  импульс на шине 11. После этого на инверсных выходах триггеров 6 каждого канала устанавливаютс  высокие уровни логической 1, которые поступают на вхо ды элементов И-НЕ 7, с выхода которыхчерез дополнительные мажоритарные элементы 8 каналов логическа  1 подаетс  на информационные входы триггеров 6 первых разр дов 4 во всех каналах. По фронту (п+1)-го тактового импульса происходит запись 1 в триггеры 6 первых разр дов каналов и сброс в О триггеров 6 последних разр дов. Далее процесс повтор етс  аналогично описанному.
Таким образом, в многоканальном распределителе импульсов достигаетс  расширение области применени  за счет формировани  сетки тактовых импульсов независимо от четности разр дов и повышение надежности за счет того, что мажоритарные элементы исправл ют возникший сбой, а в момент формировани  последнего импульса в серии дополнительный мажоритарный
элемент в процессе записи 1 в триггеры б переводит все каналы распределител  в идентичное состо ние.

Claims (1)

  1. МНОГОКАНАЛЬНЫЙ РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВ', содержащий в каждом канале элемент И-НЕ и разряды, каждый из которых состоит из мажоритарного элемента и триггера, прямой выход которого подключен к первому входу мажоритарного элемента собственного канала и к соответствующему входу мажоритарных элементов соответствующих разрядов других каналов, а установочные входы всех триггеров соединены с шиной начальной установки, отличающийся тем, что, с целью повышения надежности и расширения области применения, в каждый канал введен дополнительный мажоритарный элемент, выход которого соединен с информационным входом триггера первого разряда собственного канала, а информационный вход триггера каждого последующего разряда соединен с выходом мажоритарного элемента предыдущего разряда и с соответствующей выходной шиной, причем синхронизирующие входы всех триггеров подключены к тактовой шине, а инверсные выходы § триггеров всех разрядов, кроме последнего, соединены с соответствующими входами элемента И-НЕ собственного канала, выход которого соединен с первым входом дополнительного мажоритарного элемента и с соответствующим 2 входом дополнительных мажоритарных ~ элементов других каналов.
    м м
    4^ /
SU823492912A 1982-09-10 1982-09-10 Многоканальный распределитель импульсов SU1087974A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823492912A SU1087974A1 (ru) 1982-09-10 1982-09-10 Многоканальный распределитель импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823492912A SU1087974A1 (ru) 1982-09-10 1982-09-10 Многоканальный распределитель импульсов

Publications (1)

Publication Number Publication Date
SU1087974A1 true SU1087974A1 (ru) 1984-04-23

Family

ID=21029632

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823492912A SU1087974A1 (ru) 1982-09-10 1982-09-10 Многоканальный распределитель импульсов

Country Status (1)

Country Link
SU (1) SU1087974A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
.1. Букреев И.Н. и др. Микроэлектронные схемы цифровых устройств, М., Советское радио, 1975, с.274275, рис. 6. 10. 2. Авторское свидетельство СССР . 489099, кл. С 06 F 1/04, 20.12.73(прототип ). *

Similar Documents

Publication Publication Date Title
SU1087974A1 (ru) Многоканальный распределитель импульсов
SU1241457A1 (ru) Распределитель уровней
SU1019600A1 (ru) Устройство дл формировани импульсных последовательностей
SU1555838A1 (ru) Преобразователь последовательности импульсов
SU1081798A1 (ru) Кольцевой распределитель
SU1018217A1 (ru) Устройство дл выделени первого и последнего импульсов в пачке
SU1248046A1 (ru) Адаптивный коммутатор
SU1422366A1 (ru) Резервированный триггер
SU1091350A1 (ru) Кольцевое пересчетное устройство
SU1387188A1 (ru) Коммутирующее устройство системы контрол
SU1252779A1 (ru) Устройство дл последовательного выделени единиц из двоичного кода
SU947968A1 (ru) Распределитель импульсов
SU1378033A1 (ru) Устройство контрол импульсов тактовой частоты
SU1045388A1 (ru) Коммутирующее устройство
SU1381509A1 (ru) Устройство дл контрол логических блоков
SU1265995A1 (ru) Резервированный делитель частоты
SU1049888A1 (ru) Управл емый распределитель импульсов
SU1019598A1 (ru) Формирователь импульсных последовательностей
SU1094138A1 (ru) Формирователь серий импульсов
SU1314449A1 (ru) Резервированный счетчик импульсов
SU1298721A1 (ru) Устройство дл контрол многоканальных импульсных последовательностей
SU888125A1 (ru) Устройство дл коррекции сбойных кодов в кольцевом распределителе
SU1213494A1 (ru) Устройство дл приема кодовой информации
SU1381467A1 (ru) Устройство дл распределени импульсов
SU1736004A1 (ru) Дешифратор врем импульсных кодов