SU1248046A1 - Адаптивный коммутатор - Google Patents

Адаптивный коммутатор Download PDF

Info

Publication number
SU1248046A1
SU1248046A1 SU853843887A SU3843887A SU1248046A1 SU 1248046 A1 SU1248046 A1 SU 1248046A1 SU 853843887 A SU853843887 A SU 853843887A SU 3843887 A SU3843887 A SU 3843887A SU 1248046 A1 SU1248046 A1 SU 1248046A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
bit
output
main
trigger
Prior art date
Application number
SU853843887A
Other languages
English (en)
Inventor
Владимир Семенович Шуминский
Степан Марьянович Вентик
Виталий Александрович Юрколов
Original Assignee
Специальное Конструкторско-Технологическое Бюро Львовского Производственного Объединения "Ювелирпром"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Специальное Конструкторско-Технологическое Бюро Львовского Производственного Объединения "Ювелирпром" filed Critical Специальное Конструкторско-Технологическое Бюро Львовского Производственного Объединения "Ювелирпром"
Priority to SU853843887A priority Critical patent/SU1248046A1/ru
Application granted granted Critical
Publication of SU1248046A1 publication Critical patent/SU1248046A1/ru

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

Изобретение относитс  к электронной коммутационной технике и может быть использовано в устройствах и системах автоматики, электросв зи, передачи данных. Целью изобретени   вл етс  расширение функциональных возможностей коммутатора. Дл  этого в устройство, содержащее п-разр д- ньш регистр, каждый разр д 1 которого состоит из элементов И 4,5, основного 2 и вспомогательного 3 триггеров , введены в каждый разр д регистра элементы ИЛИ 6,7, инвертор 8, 13 W lJ 11 10

Description

пороговый элемент 9. На чертеже указаны - установочна  шина 10 устройства , тактова  шина 11, выходные шины 13 разр дов, втора  14 и треть 
Изобретение относитс  к электронной коммутационной технике и может быть использовано в устройствах и системах автоматики, электросв зи, передачи данных.
Целью изобретени   вл етс  расширение функциональных возможностей коммутатора за счет обеспечени  возможности автоматической корректировки программы опроса каналов путем введени  в каждый канал дополнительной логики выбора канала - двух элементов ИЛИ, инвертора и порогового элемента с соответствующими св з ми .
На чертеже показана функциональна  схема адаптивного коммутатора. Устройство содержит в каждом из разр дов 1 «основной 2 и вспомога- тельньй 3 триггер, первый 4 и второй 5 элементы И, первый 6 и второй 7 элементы ИЛИ, инвертор 8, пороговый элемент 9.
Установочна  шина 10 устройства подключена к третьему входу первого элемента ИЛИ 6 первого разр да, вторые входы основных триггеров 2 подключены к тактовой шине устройства. Вход вспомогательного триггера 3 подключен к первой управл ющей шине 12 а первые выходы основных триггеров 2  вл ютс  выходными шинами 13 разр дов 1 коммутатора. Первый и второй входы порогового элемента 9 подключены к второй 14 и третьей 15 управл ющим шинам устройства. Пр мой Выход вспомогательного триггера 3 подключен к первому входу первого элемента И 4, а обратный выход соединен с вторым входом второго элемента ИЛИ 7. Выход порогового элемента 9 соединен с вторым входом первого элемента И 4 и через инвер- : тор 8 - с первым входом второго элемента ИЛИ 7, выход которого подключён к первому входу второго элемен
15 управл ющие шины. Цель достигаетс  за счет обеспечени  возможности автоматической корректировки программы опроса каналов. 1 ил.
5
5
0
5
0
5
та И 5, второй вход которого соединен с третьим входом первого элемен та И 4 и с выходом первого элемента ИЛИ 6. Выход первого элемента И 4 соединен с первым входом основного триггера 2. Выход второго элемента И 5 каждого разр да кроме п-го соединен с первым входом первого элемента ИЛИ последующего разр да, а тот же вьгоод у п-го разр да соединен с первым входом первого элемента ИЛИ первого разр да. Второй вход первого элемента ИЛИ каждого разр да кроме первого соединен с вторым выходом основного триггера предшествующего разр да, а тот же вьшод у первого разр да соединен с вторым выводом основного триггера 2 п-го разр да.
Устройство работает следующим образом .
В исходном состо нии основные триггеры 2 всех разр дов устанавливаютс  в нулевое состо ние и на выходных разр дных шинах 13 устанавливаютс  сигналы, -запрещающие коммутацию канала, а на вторых выводах основных триггеров 2 устанавливаютс  Нулевые уровни.
При циклическом опросе последовательно всех каналов на установочную шину 10 подаетс  положительный импульс, который через элемент ИЛИ 6 и элемент И 4 первого разр да поступает на первый вход основного триггера 2, которьй в момент прихода сигнала по тактовой шине 11 устанавливаетс  в единичное состо ние,
С приходом второго тактового импульса по шине 11 единица первого разр да сдвигаетс  во второй разр д и так далее. Цикличность в работе коммутатора обеспечиваетс  тем,что выход триггера 2 последнего п-го разр да соединен с одним из входов первого элемента ИЛИ 6 первого разр да.
Чтобы осуществить обход одного или нескольких разр дов коммутатора при опросе каналов на первую управл ющую пшну 12 этих разр дов подаетс  нулевой сигнал, который устанавливает вспомогательный триггер 3 в нулевое состо ние. Это приводит к тому, что первые элементы И 4 данных разр дов не пропускают импульсы на основные триггеры 2, а вторые элементы И 5 пропускают импульсы сдвига сразу на вход первого элемента ИЛИ 6 следующего каскада.
При применении коммутатора в системе многоканального регулировани  пороговые элементы 9 вьшолн ют функцию анализа ошибок регулировани . Выходные сигналы этих элементов принимают значени  логического О или логической 1 в зависимости от соотношени  сигналов порога срабатывани  и ошибки регулировани , поступающих соответственно по управл ющим шинам 14 и 15. Если ошибка регулировани  в канале находитс  в допустимых пределах - уровень сигнала на второй Заправл ющей шине 14 больше, .чем уровень сигнала на третьей управл ющей шине 15, то выходной сигнал порогового элемента 9 равен О. При ошибке больше допустимого значени  сигнал порогового элемента равен 1. Сигнал с выхода порогового элемента 9 подаетс  на первый элемент И 4 непосредственно , а на второй элемент И 5 - через инвертор 8. Поэтому при нулевом уровне сигнала на выходе порогового элемента 9 первый элемент И 4 закрьгоаетс , а второй элемент И 5 открываетс  и осуществл ет обход этого разр да. При другом значении .выхода порогового элемента 9 открыт первый элемент И и разр д регистра оказьтаетс  включенным в цикл опроса коммутатора.
5 соответственно к второму выходу основного триггера п-го разр да и к у тановочной шине устройства, первые , выходы основных триггеров, вторые входы которых подключены к тактовой
Таким образом независимо от программы опроса каналов подключение канала к регулирующему устройству про- jo шине устройства,  вл ютс  выходными изводитс  автоматически в каждом цик- шинами разр дов регистра.
ВНИШШ Заказ 4140/57 Тираж 816
Произв.-полигр. пр-тие, г. Ужгород, ул. Проектна , 4
ле опроса в зависимости от величины ошибки регулировани .

Claims (1)

  1. Формула изобретени 
    Адаптивный коммутатор, содержащий
    п-разр дный регистр, каждый разр д которого состоит из двух элементов И, основного и вспомогательного триг-
    геров, пр мой выход вспомогательного триггера, вход которого подключен к первой управл ющей шине, соединен с первым входом первого элемента И, выход которого соединен с первым
    входом основного триггера, о т л и- ч а ю щ и и с   тем, что, с целью расширени  функциональных возможностей , в каждый разр д регистра дополнительно введены два элемента ИЛИ,
    инвертор и пороговый элемент, входы порогового элемента соединены с второй и третьей управл ющими шинами, а выход - с вторымвходом первого элемента И и через инвертор - с перBbw входом второго элемента ИЛИ, второй вход которого соединен с обратным выходом вспомогательного триггера , а выход - с первым входом второго элемента И, второй вход которого соединен с третьим входом первого элемента И и подключен к выходу первого элемента ИЛИ, выход второго элемента И каждого разр да кроме п-го соединен с первым входом перво-
    го элемента ИЛИ последующего разр да , выход второго элемента И п-го разр да подключен к первому входу первого элемента ШШ .первого разр да , второй вход первого элемента
    ИЛИ каждого разр да кроме первого соединен с вторым :выходом основного триггера предшествующего разр да, второй и третий входы первого элемента ИЛИ первого разр да подключены
    соответственно к второму выходу основного триггера п-го разр да и к установочной шине устройства, первые выходы основных триггеров, вторые входы которых подключены к тактовой
    ине устройства,  вл ютс  выходными инами разр дов регистра.
    Подписное
SU853843887A 1985-01-17 1985-01-17 Адаптивный коммутатор SU1248046A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853843887A SU1248046A1 (ru) 1985-01-17 1985-01-17 Адаптивный коммутатор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853843887A SU1248046A1 (ru) 1985-01-17 1985-01-17 Адаптивный коммутатор

Publications (1)

Publication Number Publication Date
SU1248046A1 true SU1248046A1 (ru) 1986-07-30

Family

ID=21158611

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853843887A SU1248046A1 (ru) 1985-01-17 1985-01-17 Адаптивный коммутатор

Country Status (1)

Country Link
SU (1) SU1248046A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 792582, кл. Н 03 К 17/00, 26.02.79. Авторское свидетельство СССР №. 414738, кл. Н 03 К 17/64, 10.04.72. *

Similar Documents

Publication Publication Date Title
SU1248046A1 (ru) Адаптивный коммутатор
US5793234A (en) Pulse width modulation circuit
US4423338A (en) Single shot multivibrator having reduced recovery time
SU1241457A1 (ru) Распределитель уровней
SU1022149A2 (ru) Устройство дл сравнени чисел
SU1087974A1 (ru) Многоканальный распределитель импульсов
SU1040608A1 (ru) Делитель частоты импульсов
SU1102039A1 (ru) Устройство дл контрол распределител
SU1363217A1 (ru) Устройство дл мажоритарного выбора асинхронных сигналов
SU1557668A1 (ru) Распределитель импульсов
SU744987A1 (ru) Распределитель импульсов
SU1273872A1 (ru) Преобразователь длительности импульса в код
SU1589281A2 (ru) Устройство дл обнаружени ошибок в дискретной последовательности
SU763891A1 (ru) Устройство дл сравнени чисел
SU951711A1 (ru) Цифровой делитель частоты следовани импульсов
SU921094A1 (ru) Дес тичный счетчик
SU1248063A1 (ru) Счетчик импульсов с числом состо ни 2 @ -1
SU643975A1 (ru) Реверсивный сдвигающий регистр
SU1221743A1 (ru) Управл емый делитель частоты следовани импульсов
SU1091350A1 (ru) Кольцевое пересчетное устройство
SU828418A1 (ru) Управл емый делитель частоты
SU1422366A1 (ru) Резервированный триггер
SU1628193A1 (ru) Устройство дл подавлени помех
SU1091155A2 (ru) Устройство дл сравнени @ двоичных чисел
SU1019600A1 (ru) Устройство дл формировани импульсных последовательностей