SU744987A1 - Распределитель импульсов - Google Patents
Распределитель импульсов Download PDFInfo
- Publication number
- SU744987A1 SU744987A1 SU782703348A SU2703348A SU744987A1 SU 744987 A1 SU744987 A1 SU 744987A1 SU 782703348 A SU782703348 A SU 782703348A SU 2703348 A SU2703348 A SU 2703348A SU 744987 A1 SU744987 A1 SU 744987A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- input
- output
- bus
- pulse distributor
- Prior art date
Links
Landscapes
- Control By Computers (AREA)
Description
1
Изобретение отнсюитс к области вычислительной техники и автоматики и может быть использовано в устройствах управлени вычислительных машин.
Известны распределители сигналов, . содержащие триггеры, элементы И, ИЛИ, мультивибратор и интегрирующие звень
МНедостатком этого устройства вл етс невозможность повторного использовани освободившихс каналов и повтор- ного зан ти предыдущего канала.
Кроме того, известны распределители импульсов, содержащие региКггр сдвига, вьшолненный на основном и запоминающем триггерах и элементе И-НЕ, вход которого соединен с единичным выходом основного триггера, а выход - с управл ющим входом запоминающего триггера последующего разр да 2}.
Недостаток этого устройства заключаетс в малой пропускной способнбСти, что снижает его надежность и функциональные возможности.
Цель изобретени - расширение функциональных возможностей и повьшхение надежности устройства. Дл этого распределитель импульсов, содержащий однотактный регистр сдвига, каждый разр д которого выполнен на основном и запоминающем триггерах и элементе И-НЕ, первый вход которого соединен с единичным выходом основного триггера, а выходс управл ющим входом запоминающего триггера последующего разр да, единичный выход запоминающего триггера подключен кединичному входу основного триггера, в кгивдый введен элемевгг НЕ, выход которого соединен со вторым входом элемента И-НЕ, а вход - с управл ющим входом запоминающего триггера соответствующего разр да и выходом элемента И-НЕ предыдущего разр да, кроме первого, вход элемента НЕ которого подключен к управл ющей шине. При этом нулевой выход основного триггера соединен с единичным входом запоминающего триггера, тактовый вход которсвго поаклк чен к входной шине, тактовьгй вход основного триггера каждого разр да соединен с соответслвующей ашной сброса.
На чёргедсе представлена фунюхиоиальнал схема двух разр дов устройства
Устройство гфедставл ет собой одпотактыый регистр сдвига, содержащий запомииаюище триггеры 1, 2, основные триггеры 3, 4, элементы 5f 6 и элементы НЕ 7,8, На входную шину 9 поступают распред гл емые имнульсы, с выходных шин 10, 11 сннмаготсл yIIpaв л ющие сигналы, на шины 12, 13 сброса подаютс сигналы сброса каналов, на уП равл ющую шину 14 посогудает либо разре meiffle включени распределител импульсов , либо сигнал с предьщ чцего разр да.
Устройство работает следующим образом .
При отсутствии paapemeiffiH по шине 1 ( высо1Шй фовень) и при незан тых каналах триггеры 1, 2 наход тс в единичном состо шш, а триггеры 3, 4 - в щ левом, элементы И-НЕ 5, 6 закрыты.
Сигнал по шине 14 (низкий уровень) разрешает устанавливать триггер 1 в нулевое состо ние и через элемент НЕ 7 открывает по нервому входу элемент 5.
Импульс по входной шине 9 пе51еводит в нулевое состо ние триггер 1, с единичного выхода которого низким уровнем устанавливаегс в единичное состо ние триггер 3, который высо1ШМ уровнем с единичного выхода открывает элемент ; 5 по другому входу и открывает управл емьиг канал. С выхода элемента И-НЕ 5 с этого момента поступает разрешение (низкий уровень) на второй разр д распределител С нулевого выхода триггера 3 низким уровнем производитс установка в единичное состо ние триггер
Следующее зан тие первогхэ разр да (кaнa a может быть осуществлено толь , ко носле сброса триггера 3 по шине 12 .сброса, Аналоги шо при зан том нервом разраде импульсом по шине 9 уст.ала.вливаетс в нулевое состо ние триггер 2 и . в ёдшн-гчзюе состо ние триггер 4, кото- рый вьюоким фовнем открывает элемент
И-НЕ в, с которого выдаетс разрешение иа последующие разр ды.
Распределитель импульсов позвол ет одазить веро тность отказа в обслуживании за вки (импульса) цифровым устройci BoM , т.е. при том же числе каналов увеличиваетс соответственно пропускна способность устройства, что позвол ет | дл обеспечени тех же параметров уст ройства использовать меньшее число кана лов.
Claims (2)
1., Авторское свидетельство СССР № 474107, кл. Н 03 К 17/62, О2.10ЛЗ.
2. Авторское свидетельство СССР № 387524, к . Н-ОЗ К 17/62, 06,12.71.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782703348A SU744987A1 (ru) | 1978-12-26 | 1978-12-26 | Распределитель импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782703348A SU744987A1 (ru) | 1978-12-26 | 1978-12-26 | Распределитель импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU744987A1 true SU744987A1 (ru) | 1980-06-30 |
Family
ID=20801321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782703348A SU744987A1 (ru) | 1978-12-26 | 1978-12-26 | Распределитель импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU744987A1 (ru) |
-
1978
- 1978-12-26 SU SU782703348A patent/SU744987A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR840001731A (ko) | 순차적인 워어드가 정열된 어드레스 지정장치 | |
SU744987A1 (ru) | Распределитель импульсов | |
US4477918A (en) | Multiple synchronous counters with ripple read | |
SU425177A1 (ru) | ||
SU869034A1 (ru) | Распределитель импульсов | |
SU955074A1 (ru) | Распределитель импульсов с обнаружением ошибок | |
SU466508A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU773979A1 (ru) | Резервированное триггерное устройство | |
SU877618A1 (ru) | Регистр сдвига | |
SU1248046A1 (ru) | Адаптивный коммутатор | |
SU636613A1 (ru) | Устройство дл контрол тиристорных генераторов | |
SU805312A1 (ru) | Устройство приоритетного подключени пРОцЕССОРОВ K ОбщЕй МАгиСТРАли | |
SU567208A2 (ru) | Многоразр дный декадный счетчик | |
SU809156A1 (ru) | Устройство дл последовательногоВыдЕлЕНи ЕдиНиц из п-РАзР дНОгОКОдА | |
SU1087974A1 (ru) | Многоканальный распределитель импульсов | |
SU1377843A1 (ru) | Генератор кодовых колец | |
SU413626A1 (ru) | ||
SU1201855A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU841089A1 (ru) | Триггерное устройство | |
SU864584A1 (ru) | Многоканальный счетчик импульсов | |
SU898506A1 (ru) | Запоминающее устройство | |
SU640344A1 (ru) | Генератор псевдослучайных последовательностей импульсов | |
SU1252779A1 (ru) | Устройство дл последовательного выделени единиц из двоичного кода | |
SU1026163A1 (ru) | Устройство дл управлени записью и считыванием информации | |
SU739516A1 (ru) | Устройство дл сопр жени |