SU1252779A1 - Устройство дл последовательного выделени единиц из двоичного кода - Google Patents
Устройство дл последовательного выделени единиц из двоичного кода Download PDFInfo
- Publication number
- SU1252779A1 SU1252779A1 SU843820152A SU3820152A SU1252779A1 SU 1252779 A1 SU1252779 A1 SU 1252779A1 SU 843820152 A SU843820152 A SU 843820152A SU 3820152 A SU3820152 A SU 3820152A SU 1252779 A1 SU1252779 A1 SU 1252779A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- input
- register
- output
- code
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в схемах приоритета, в ;- системах аппаратного контрол средств вычислительной техники. Целью изобретени вл етс повышение быстродействи при выделении единиц на двоичного р-кода Фибоначчи. Устройство дл последовательного выделени единиц из двоичного кода содержит основной регистр, выполненный на триггерах , группу элементов И, элемент И, элемент ИЛИ. Новым в устройстве вл етс введение вспомогательного регистра и новых св зей между элементами устройства. Повышаетс быстродействие устройства в (p+l) раз при выделении единиц из двоичного р-кода Фибоначчи за счет уменьшени числа обращений к регистрам. 1 ил. г (Л U 0 :л
Description
Изобретение относитс к вычислительной технике и может быть использовано в устройствах приоритета систем , работающих в двоичной фибонач- чиевой системе исчислени .
Цель изобретени . - повышение быстродействи при выделении единиц из двоичного р-кода Фибоначчи.
Быстродействие устройства в (р+1) раз при выделении единиц из двоичного р -кода Фибоначчи повьипаетс за счет уменьшени числа обращений к регистрам.
На чертеже приведена функциональна схема устройства.
Устройство дл последовательного выделени единиц из двоичного кода содержит основной регистр, выполненный на триггерах 1,- l. группу элементов И 2,- 2, вспомогатель1п й регистр , выполненный на триггерах 3(- 3„, элемент ИЛИ 4, элемент И 5, информационные входы 6,- 6,, вход 7 установки, информационные выходы 8 и тактовый вход 9.
Рассмотрим работу устройства дл случа .
В исходное (нулевое) состо ние все триггеры 3,- 3, вспомогательного регистра устанавливаютс подачей на их входы Сброс импульса по входу 7 установки устройства. Этот же импульс, поступа на входы синхронизации всех триггеров 1, - 1 основного регистра, устанавливает в них состо ние, соответствующее коду, пoдaвaeмo fy на информационные входы 6f, устройства. Если хот бы в о ном разр де анализируемого кода, записанного в основной регистр содержитс единица, то она через элемент ИЛИ 4 поступает на второй вход элемента И 5, т ем саьым разрешает прохождение тактовых импульсов, поступающих по тактовому входу 9 устройства .
Известно, что любой р-код Фибоначчи , представленный в двоичной форме, после каждой единицы содержит не менее р -нулей.
Допустим, что в основном регистре содержитс код с максимальным количеством единиц, например 1010 (). Так как в первом разр де содержитс единица, то тактовый сигнал с выхода элемента И 5 поступает на второй вход элементов И 2,- 2 (, группы. В результате этого на выходе элемента
И 2у группы по вл етс единичный сигнал (все остальные элементы И 2 группы заперты сигналами с соответст- вующих выходов основного и вспомога-
тельного регистров), который по вл етс на информационном выходе 8 устройства. Одновременно этот же сигнал , поступа на вход сброса (вход R ) триггера 1 основного регистра,
переводит его в нулевое состо ние.
Таким образом, выдел етс перва единица из двоичного кода. Одновременно сигнал с выхода элемента И 2 группы поступает на единичный вход
триггера 3( вспомогательного регистра , устанавлива его в единичное состо ние . Сигнал Логический О с инверсного выхода триггера 3j вспомогательного регистра поступает на третий вход элемента И 2, группы и запрещает опрос второго разр да двоичного кода.(
Сигнал Логическа Г с пр мого выхода триггера 3j поступает на четвертый вход элемента И 2} группы. Поэтому во втором такте будет опрашиватьс уже третий разр д основного регис тра. Так как в этом разр де содержитс единица, то после поступлени тактового импульса, на информационном выходе 8з устройства по витс единица, котора установит в нулевое состо ние третий триггер 1; основного регистра и в единичное состо ние третий триггер 3 вспомогательного регистра. Сигнал Логический О с инверсного выхода триггера 3 вспомогательного регистра запрещает опрос следующего четвертого
разр да основного регистра. Таким образом , после второго тактового импульса триггеры 1 основного регистра обнулены, что свидетельствует об окончании процесса последовательного выделени единиц из двоичного р-кода Фибоначчи. При этом сигнал Логический О на выходе элемента ИЛИ 4 блокирует элемент И 5 дл прохождени тактовых импульсов. После этого в устройство по информационным входам 6| - 64 принимаетс следующий код.
Claims (1)
- Формула изобретениУстройство дл -последовательного выделени единиц из двоичного кода, содержащее основной регистр, пр мые выходы разр дов которого соединеныс первыми входами одноименных элементов И группы, выходы которых вл ютс выходами устройства и подключены к входам сброса одноименных разр дов основного регистра, инверсные входа которых соединены с входами элемента ИЛИ, выход которого соединен с первым входом элемента И, выход которого подключен к вторым входам элементов И группы, второй вход эле- маита И вл етс тактовым входом устройства , информационные входы разр дов основного регистра вл ютс информационными входами устройства, отличающеес тем, что, с целью повышени быстродействи при вь |делении единиц иэ двоичного р-ко527791015да Фибоначчи, в него введен вспомогательный регистр, причем выход каждого элемента И группы подключен к единичному входу одноименного разр да вспомогательного регистра, входы сброса которых соединены со входами сиихронизации разр дов основного регистра и подключены к входу установки устройства, инверсный выход i-ro (iel,...,п,где п - разр дность кода) разр да вспомогательного ре- - гистра соединен с третьим входом (i+l)-ro элемента И группы, пр мой выход i-ro разр да вспомогательного регистра подключен к четвертому входу i+(p-t-l)-ro элемента И группы (р- номер кода Фибоначчи, ,2,3,...).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843820152A SU1252779A1 (ru) | 1984-11-13 | 1984-11-13 | Устройство дл последовательного выделени единиц из двоичного кода |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843820152A SU1252779A1 (ru) | 1984-11-13 | 1984-11-13 | Устройство дл последовательного выделени единиц из двоичного кода |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1252779A1 true SU1252779A1 (ru) | 1986-08-23 |
Family
ID=21149648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843820152A SU1252779A1 (ru) | 1984-11-13 | 1984-11-13 | Устройство дл последовательного выделени единиц из двоичного кода |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1252779A1 (ru) |
-
1984
- 1984-11-13 SU SU843820152A patent/SU1252779A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 425177, кл. G 06 F 9/46, 1972. Авторское свидетельство СССР № 1091164, кл. G 06 F 9/46, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1252779A1 (ru) | Устройство дл последовательного выделени единиц из двоичного кода | |
SU1223222A1 (ru) | Устройство дл сортировки чисел | |
SU888125A1 (ru) | Устройство дл коррекции сбойных кодов в кольцевом распределителе | |
SU1140122A1 (ru) | Многоканальное устройство дл обслуживани запросов в вычислительной системе | |
SU1081637A1 (ru) | Устройство дл ввода информации | |
SU497581A1 (ru) | Устройство дл регистрации информации | |
SU1013963A1 (ru) | Устройство дл выбора заданий | |
SU1241228A1 (ru) | Устройство дл упор дочивани чисел | |
SU1401462A1 (ru) | Устройство дл контрол логических блоков | |
SU637810A1 (ru) | Устройство дл сортировки разр дных чисел | |
SU1418698A1 (ru) | Устройство дл сортировки чисел | |
SU1418740A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
SU1174919A1 (ru) | Устройство дл сравнени чисел | |
SU1166111A1 (ru) | Устройство дл подключени источников информации с измен емыми приоритетами к магистрали | |
SU1179317A1 (ru) | Устройство дл сортировки чисел | |
SU1481762A2 (ru) | Устройство дл распределени заданий процессорам | |
SU1403059A1 (ru) | Устройство дл сортировки массивов чисел | |
SU1444744A1 (ru) | Программируемое устройство дл вычислени логических функций | |
SU1649547A1 (ru) | Сигнатурный анализатор | |
SU1487042A1 (ru) | Многоканальное устройство для подключения абонентов к общим магистралям | |
RU1824638C (ru) | Устройство дл контрол логических блоков | |
SU1562966A1 (ru) | Устройство дл выбора асинхронных сигналов по критерию М из N | |
SU987616A1 (ru) | Устройство дл последовательного выделени единиц из @ -разр дного двоичного кода | |
SU744987A1 (ru) | Распределитель импульсов | |
SU1594559A1 (ru) | Устройство распределени задач по процессорам |