SU1401462A1 - Устройство дл контрол логических блоков - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  логических блоков . Цель изобретени  - расширение функциональных возможностей за счет самоконтрол  в процессе функционировани . Устройство содержит три счетчика 1,2,3, мультиплексор 4, формирователь 5 сигнатур, регистры 6,7, распределитель 8 импульсов, блок 9 сравнени , блок 10 индикации, элемент 11 индикации, блок 12 сумматоров по модулю два, два триггеры 13,14, три элемента И 15,16,17, два элемента ИЛИ 18,19, элемент И-ИЛИ 20, элемент НЕ 21, элемент 22 задержки. Сущность раб оты устройства заключаетс  в том, что в процессе контрол  логического блока при циклической подаче тестовых воздействий в двух смежных окнах измерени  реализуютс  различные алгоритмы формировани  сигнатур и затем провер етс  совпадение этих сигнатур , которое свидетельствует об исправности устройства. 1 ил. i С

Description

-,. Раз/хи

т

ю

С

пв 1

С

к

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  логических бло- ков преимущественно в случа х, когда требуетс  повышенна  достоверность контролирующего оборудовани .

Целью изобретени   вл етс  расширение функциональных возможностей за счет обеспечени  самоконтрол  в процессе функ1щонировани .

На чертеже приведена функциональна  схема устройства дл  контрол  логических блоков.

Устройство содержит три счетчика 1-3, мультиплексор 4, формирователь 5 сигнатур, первый 6 и второй 7 регистры , распределитель 8 -импульсов, блок 9 сравнени , блок 10 индикации, элемент 11 индикации, блок 12 сумма- торов по модулю два, два триггера 13 и 14, три элемента И 15-17, два элемента ИЛ 18 и 19, элемент И-ШШ

20, элемент НЕ 21, элемент 22 задерж

ки.

мультиплексора 4 через элемент И 16 сигналы с одного из выходов контролируемого логического блока.

Разр дность счетчика 1 выбираетс  исход  из услови 

п,:} т, (п 16 дл  16-разр дного анализатора), (1)

где п, - разр дность счетчика 1;

га - количество входов контролируемого блока (т 16), Разр дность счетчика 3 выбираетс  исход  из услови 

П + П а N,

(2)

где Пд - разр дность счетчика 3,

N - разр дность формировател  5

сигнатур,

Разр дность счетчика 2 выбираетс  следующим образом:

25 nj7/logjM,

(3)

На чертеже также обозначены синхро вход 23 устройства, вход 24 сброса, группа 25 информационных выходов дл  подключени  входов контролируемого блока, группа 26 информационных вхо дов дл  подключени  выходов контролируемого блока.

Устройство работает следующим образом;

По сигналу исходного состо ни , подаваемого на вход 24 Сбр ос, устанавливаютс  в нулевое состо ние счетчики 1-3, триггер 14 и формирователь 5 сигнатур. Триггер 13 устанавливаетс  этим сигналом в единичное состо - ние.

С прихбдом первого после сигнала сброса синхросигнала на вход 23 устройства начинаетс  подсчет синхросигналов счетчиками 1-3. При этом раз- р дными выходами счетчиков 1 осуществл етс  стимул ци  контролируемого блока (дл  простоты рассматриваетс  случай, когда все входы контролируемого блока  вл ютс  совместимыми и стимул ци  осуществл етс  тривиальньи двоичным кодом.

Синхросигналы с входа 23 устройства через элемент И-ИЛИ 20, открытый разрешающим потенциалом на его четвертом входе с инверсного выхода триггера 14, поступает на синхровход формировател  5 сигнатур. На информа- 1ДИОННЫЙ вход его поступают с выхода

0

5 0

5

0

5

где HI - разр дность счетчика 2,

М - количество выходов контролируемого блока,

После перебора счетчиком 1 (2 -1) состо ний на его выходе по вл етс  сигнал переполнени , который поступает на счетньй вход счетчика 3, Этим же сигналом,устанавливаетс  в нулевое состо ние триггер 13, и нулевой потенциал с его выхода поступает на первый вход элемента И 16, запреща  прохождение информации с выхода мультиплексора 4 на информационный формировател  5 сигнатур, В то же врем  синхросигналы на синхровход формировател  5 сигнатур продолжают поступать. Это эквивалентно поступлению на его информационный вход последовательности нулей.

После прихода ()-го синхроимпульса сигьал с выхода переполнени  счетчика 3 поступает на счетный вход счетчика 2, измен   состо ние его выходов и выбира  тем самым с помощью мультиплексора 4 следующий информационный выход контролируемого блока. Одновременно этот же сигнал переполнени  через элемент ИЛИ 19 устанавливает триггер 13 в единичное состо ние , разреша  прохождение информации с выхода мультиплексора 4 через элемент И 1б на информационный вход формировател  5 сигнатур.

Далее описанные циклы повтор ютс  до тех пор, пока сигналом с выхода старшего разр да счетчика 2 не будет прекращено формирование сигнатуры в

iia,,i..,ai,400,,.0 ,, . .0 ... ам1 а щ.. .аы|;00.. .0

1 где

Можно показать, что справедливо следующее равенство:

У1

S(A) I.S(Aj),

где S(A) - сигнатура последовательности А,

S(A.) - частна  сигнатура последовательности

А .«,а{|,

- знак сложени  по модулю два.

На основании равенства (5) и осуществл етс  самоконтроль устройства.

После окончани  цикла формировани  первой сигнатуры сигналом со старшего разр дного выхода счетчика 2 разрешаетс  работа распределител  импульсов, который по четырем следующим друг от друга синхроимпульсам поочередно вьщает на четырех своих выход ах управл ющие сигналы, которые обеспечива:от последовательную реализацию следующих функций: сравнение в блоке 9 сравнени  сигнатуры, хран щейс  в регистре 6, и суммы сигнатур с выхода блока 12 (в случае наличи  на первом входе элемента И 17 разрешающего потенциала с пр мого выхода триггера 14)} запись в регистр 6 содержимого формировател  5 сигнатур; обнуление регистра 7; обнуление формировател  5.сигнатур.

В первом окне измерени  (и во всех последующих окнах с нечетным номером) нулевой потенциал с пр мого выхода триггера 14 запрещает прохождение сигнала разрешени  сравнени  с выхода распределител  8 импульсов на вход разрешени  блока 9 сравнени 

Далее, до переполнени  счетчика 2, состо ние формировател  5 сигнатур и распределител  8 импульсов остаетс  неизменным.

Сигнал с выхода переполнени  счетчика 2 поступает на счетный вход триггера 14 и устанавливает его в

формирователе 5 сигнатур. При этом за (2 -1) прошедших тактов на информационный вход форшфовател  5 сигнатур поступает последовательность

. .0 ... ам1 а щ.. .аы|;00.. .0

2-1

(4)

t

единичное состо ние. Начинаетс  второе окно измерени , При этом на четвертый вход элемента И-ИЛИ 20 по15 ступй ет нулевой потенциал с инверсного выхода триггера 14, и прохождением синхросигналов от синхровхода 23 устройства до синхровхода формировател  5 сигнатур начинает управл ть

20 по первому входу элемента И-ИЛИ 20 триггер 13,

После вьщачи сигнала с выхода переполнени  счетчика 2 все счетчики 1-3 устанавливаютс  в нулевое состо 25 ние, а триггер 13 - в единичное состо ние (так как сигнал переполнени  с выхода счетчика 3 поступает позже, чем сигнал переполнени  с выхода счетчика 1). При этом при поступле-

30 НИИ на вход 23 устройства синхросигналов он через элемент И-ИЛИ 20 поступают на синхровход формировател  5, а на его информационньп вход поступает входна  информаци  с выхода

ос мультиплексора 4 через элемент И 16, После того, как на информационный вход Формировател  5 сигнатур будет подана частна  информационна  последовательность А,а ,, а ,1 ,. .а, , сиг40 нал с выхода переполнени  счетчика 1 устанавливает триггер 13 в нулевое состо ние, прекраща  тем самым подачу на формирователь 5 сигнатур и информационной , и синхронизирующей по4g следовательностей.

Этот же сигнал переполнени  через элемент И 15 поступает на вход записи регистра 7, в которьй при этом записываетс  сумма по модулю два

gQ предьиущего состо ни  регистра 7 (в данном случае, нул ) и частной сигна-. туры, сформированной в формирователе 5 сигнатур. Этот же сигнал, пройд  через элемент 22 задержки и элемент

ИЛИ 18, обнул ет формирователь 5 сиг- 55

натур.

Далее счетчики 1 и 3 продолжают подсчитывать синхроимпульсы, поступающие на вход 23 устройства. После

прохождени  ()-го синхроимпульса выр батываетс  сигнал переполнени  счетчика 3, Этот сигнал переключает в следующее состо ние счетчик 2,т.е, с помощью fyльтиплeкcopa 4 подключа™ ет очередной выход контролируемого блока к цепи контрол . Одновременно сигнал переполнени  с быхода счетчика 3 устанавливает в единичное состо ние триггер t3, разреша  прохождение на формирователь 5 сигнатур информа ционной и синхронизирующей последовательностей . Цикл измерени  повтор етс , при этом в формирователе 5 сиг- натур формируетс  сигнатура частной информационной последовательности rT ...k

Далее в регистр 7 записываетс  , формирователь 5 сигнатур в очередной раз обнул етс , т.е. подготавливаетс  к формирбванию сигнатуры очередной частной информационной последовательности .

После того, как таким образом бу- дут.сформированы сигнатуры всех частных информационных последовательностей , в регистре 7 будет хранитьс  ве- м

величина Ж S(A-). При этом, как ука i .

зыва.пось,в регистре 6 хранитс  значение сигнатуры SCA), сформированное в первом окне измерени .Сигнал со старшего разр дного вы

хода счетчика 2 через элемент НЕ 21 запрещает дальнейшее прохождение импульсов записи в регистр 7 и сброса в фор1 гирователь 5 с выхода элемента И 15. Этот же сигнал разрешает рабо- ту распределител  8 импульсов, вьща- ющего сиглалы сравнени  содержимого регистров 6 и 7j записи в регистр 6 содержимого формировател  5 сигнатур обнулени  регистра 7 и формировател  5 сигнатур. Б случае несовпадени  содержимого регистров 6 и 7 элемент 11 индикации сигнализирует о наличии неисправности в схеме устройства, так как одинаковые сиг натуры, сфор- мированные различными способами, оказались не равными между собой. Далее весь описанньй выше цикл измерений повтор етс . Полученна  сигнатура индицируетс  блоком 10 индикации (цепь управлени  индикГацией условно не показана) и сравниваетс  оператором с эталонной сигнатурой контролируемого блока.

с

0

5

0

5

Q

По окончании второго окна измерени  в регистр b записываетс  сигнатура последней частной информационной последовательности, т.е. ненужна  информаци . Однако это несзтцественно ввиду того, что в следунлцем окне измерени  сравнение содержимого регистров 6 и 7 не производитс  из-за наличи  нулевого запрещающего потенциала на пр мом выходе триггера 14. Во всех же окнах измерени  с четными номерами производитс  сравнение в полном соответствии с равенством (5).

Таким образом, предлагаемое устройство позвол ет в смежных окнах измерени  формировать одну,и ту же сигнатуру входной информационной последовательности двум  различными способами с последук цим их сравнением . Несовпадение полученных таким образом сигнатур свидетельствует о наличии неисправности в схеме устройства . Процедура самоконтрол  осущв - ствл етс  непосредственно в процессе работы.

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  логических блоков, содержащее первый и второй счетчики, мультиплексор, формиро- ватель сигнатур, первьш регистр, блок сравнени , распределитель импульсов, первьй элемент ЕЛИ, блок индикации и элемент индикации, причем синхро- вход устройства подключен к синхро- входу распределител  импульсов и к счетному входу первого счетчика,, группа разр дных выходов которого  вл етс  группой информационных выходов устройства дл  подключени  входов контролируемого блока, вход сброса устройства подключен к первому входу первого элемента ИЛИ и к входам сброса первого и второго счетчиков, группа разр дных выходов второго счетчика соединена с группой адресньвс входов мультиплексора, старший разр д груп-. пы адресных входов мультиплексора соединен с входом управлени  окном измерени  формировател  сигнатзф и с входом запуска рвспредепител  импульсов , группа информационных входов мультиплексора  вл етс  группой информационных входов устройства дл  подключени  выходов контролируемого блока, первый выход распределител  импульсов соединен с вторым входом

   первого элемента ИЛИ, выход которого соединен с входом сброса формировател  сигнатур, группа выходов которого соединена с группой информационных входов первого регистра, группа выходов которого соединена с группой входов блока индикации и первой группой информационных входов блока сравнени , выход которого соединен с BXOдом элемента индикации, отличающеес  тем, что, с целью расширени  функциональных возможностей за счет обеспечени  самоконтрол  в процессе функционировани , оно дополни- тельно содержит третий счетчик,, второй регистр, блок сумматоров по модулю два, два триггера, три элемента И, второй элемент ИЛИ, элемент И-ИЛИ, .элемент НЕ и элемент задержки, при- чем счетный вход третьего счетчика объединен с нулевым входом первого триггера, первым входом первого элемента И и подключен к выходу переполнени  первого счетчика, вход сброса третьего счетчика объединен с нулевым входом второго триггера, вторым входом второго элемента ИЛИ и подключен к входу сброса устройства, выход переполнени  третьего счетчика соединен с первым входом второго элемента ИЛИ и счетным входом второго счетчика, выход переполнени  которого соединен со сч етным входом второго триггера, выход второго элемента ИЛИ соединен с единичным входом первого триггера, выход которого соединен с первыми входами второго элемента И и элемента И-ИЛИ, второй вход и выход второго

   Q 0 5

   0

   5

   элемента И подключены к вькоду мультиплексора и информаи:ионно гу входу формировател  сигнатур соответственно , второй и третий входы элемента И-РШИ объединены и подключены к син- хровходу устройства, четвертый вход и выход элемента И-ИЛИ подключены к инверсному выходу второго триггера и синхровходу формировател  сигнатур соответственно, пр мой выход второго триггера соединен с вторьп { входом первого элемента И и первым входом третьего элемента И, вход и выход элемента НЕ подключены к старшему разр ду группы адресных входов мультиплексора и третьему входу первого элемента И соответственно, выход первого элемента И соединен с входом записи второго регистра и через элемент задержки - с третьим входом пер- влгр элемента ИЛИ, группа информационных входов второго регистра объединена с второй группой информационных- входов блока сравнени  и подключена к группе выходов блока сумматоров по модулю два, перва  и втора  группы входов которого соединены с группами выходов формировател  сигнатур и второго регистра соответственно , второй, третий и четвертьй выходы распределител  импульсов соединены соответственно с вторым входом третьего элемента И, входом записи первого регистра и входом сброса второго регистра, выход третьего эле- мента И соединен с входом разрешени  блока сравнени .