SU883910A1 - Устройство дл контрол параллельного кода на четность - Google Patents

Устройство дл контрол параллельного кода на четность Download PDF

Info

Publication number
SU883910A1
SU883910A1 SU792830638A SU2830638A SU883910A1 SU 883910 A1 SU883910 A1 SU 883910A1 SU 792830638 A SU792830638 A SU 792830638A SU 2830638 A SU2830638 A SU 2830638A SU 883910 A1 SU883910 A1 SU 883910A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
register
output
elements
inputs
Prior art date
Application number
SU792830638A
Other languages
English (en)
Inventor
Владимир Алексеевич Мельников
Валерий Евгеньевич Адамов
Владимир Михайлович Плотников
Original Assignee
Войсковая Часть 11284
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть 11284 filed Critical Войсковая Часть 11284
Priority to SU792830638A priority Critical patent/SU883910A1/ru
Application granted granted Critical
Publication of SU883910A1 publication Critical patent/SU883910A1/ru

Links

Landscapes

  • Selective Calling Equipment (AREA)

Description

Недостатком известных устройств  вл етс  их сложность. Известно также устройство дл  контрол  параллельного двоичного кода на четность, содержащее два элемента И, регистры сдвига, причем информационными входами устройства : вл ютс  параллельные входы регистра сдвига, нулевые разр дные выходы кот рого соединены с входами первого эле мента И, выход которого соединен с первым входом второго элемента И, вт рой вход второго элемента И соединен с шиной тактовой частоты, а его выход - с входом сдвига регистра сдвига , выход KOTQporo соединен со счетным входом триггера, выход триггера  вл етс  выходом устройства 3. Недостатком устройства  вл етс  низкое быстродействие, обусловленное учетом положени  единицы старшего разр да кода. Наиболее близким по технической сущности и достигаемому положительному эффекту к предлагаемому изобретению  вл етс  устройство, дл  конт рол  двоичного кода на четность, содержащее элемент И, первые входы которых соединены с выходами соответ ствующих контролируемых разр дов, элемент ИЛИ, входы которой подключе к Выходам элементов И, распределител импульсов и фиксирующий триггер, счетный вход которого соединен с вы ходом элемента ИЛИ, а его нулевой вход подключен к первому выходу рас пределител  импульсов, другие выходы которого соединены со вторыми вход1 ми соо1«ветствующих элементов И 4. Недостатком известного устройств  вл етс  его сложность и низкое быс тродействие, обусловленное необходи мостью опроса всех разр дов, в том числе и тех, которые наход тс  в ну левом состо нии, а также необходимость специального обнулени  соответствугощих разр дов после окончани процесса контрол  кода на четностьi вследствие чего замедл етс  готовность к контролю следующей кодовой комбинации. Цель изобретени  - повышение быстродействи  устройства дл  контрол  параллельного кода на четность Поставленна  цель .достигаетс  тем, что в устройство, содержащее регистр, группу элементов И, элемент ИЛИ, триггер, причем информационные эходы устройства соединены с единичными входами регистра, единичный выход каждого разр да регистра соединен с первым входом соответствующего элемента И группы, выход каждого элемента И группы соединен с нуле вым входом соответствующего разр да регистра и с соответствующим входом элемента ИЛИ, выход которого соединен со счетным входом триггера, выхо ды которого  вл ютс  выходами устройства , в него введены элемент И и элемент И-НЕ, причем тактовый вход устройства соединен с первым входом элемента И, выход которого соединен со вторыми входс1ми элементов И группы , нулевой выход К-го разр да ре- гистра соединен с соответствующим входом элемента И-НЕ и с (К+2)-ми входами элементов И группы от (К+1)годо п-го, выход элемента И-НЕ соединен со вторым входом элемента И. Сущность изобретени  состоит в упрощении устройства, что достигаетс  исключением распределител  импульсов , съем информации осуществл етс  во врем  прихода импульсов тактовой частоты на первый вход элемента И. Кроме того, повышаетс  быстродействие устройства за счет съема и подсчет информации о состо нии тех разр дов регистра, которые имеют единичное значение. Элементы И соответствующих разр - дов регистра предназначены дл  съема информации тех разр дов регистра, которые имеют единичные значени  по приходу импульсов тактовой частоты с выхода вновь введенного элемента И, при этом за счет соединени  нулевых выходов триггеров каждого предыдущего разр да регистра с входами элементов И группы последующих разр дов съем информации производитс  в пор дке возрастани  разр дов регистра, начина  с младшего. После сн ти  информации соответствующий разр д регистраобнул етс  и осуществл етс  подготовка следующего элемента И группы дл  сн ти  информации со следующего более старшего разр да регистра . Элемент И-НЕ предназначен, дл  формировани  разрешающего сигнала на вход элемента И, который обеспечивает прохождение импульсов тактовой частоты на входы всех элементов И группы. При обнулении регистра выдаетс  сигнал о запрещении прохождени  импульсов тактовой частоты и готовности регистра к прин тию дл  контрол  следующего кода. Элемент ИЛИ предназначен дл  приема информации о единичных значени х разр дов и их подсчета на триггере со счетным входом. На чертеже изо15рг1жена функциональна  схема предлагаемого устройства контрол . Устройство содержит входы 1 кода, регистр 2, элемент ИЗ, тактовый вход 4, элемент И-НЕ 5, группу элементов И 6-9, элемент ИЛИ 10 и триггер 11 со счетным входом. Регистр 2 предназначен дл  хранени  контролируемого кода, поступающего на входы 1. Единичные выходы ка)вдого разр да регистра 2 соединены, с первьши входами соответствукидих
элементов И 6-9 группы элементов И последующих разр дов регистра 2. Нулевой выход первого разр да р егистра 2 соединен со входом элемента .И 7 второго разр да, элементом И 8 третьего разр да и так далее, включа  элемент И 9 последнего разр да кода и элементом И-НБ 5, Нулевой выход второго разр да регистра 2 соединен со входом элемента И 8 третьег разр да, элементом И 9 последнего разр да кода и элементом и-НЕ 5 и та далее. Нулевой выход последнего разр да регистра 2 соединен только с входом элемента И-НЕ 5. Выход элемента И-НЕ 5 соединен со вторым входом элемента ИЗ, первый вход которого  вл етс  входом тактовой частоты 4, выход элемента И 3 соединен со входами элементов И 6-9 группы элементов И соответствующих разр дов регистра 2. Выходы элементов И 6-9 группы элементов И соединены со входами ИЛИ 10 и нулевыми входами триггеров регистра 2 соответствующих разр дов. Выход элемента ИЛИ 10 соединен со счетным входом триггера 11выходы которого  вл ютс  выходами устройства.
Устройство работает следу1эщим образом.
В исходном положении регистр 2 находитс  в нулевом состо нии и на выходе элемента И-НЕ 5 имеетс  потенциал , запрещающий прохождение импульсов тактовой частоты со входа 4 через элемент И 3 на элементы И 6-9. Триггер со счетным входом 11 также установлен в нулевое состо ние
Контролируемой вход в параллельном виде подаетс  на информещионные входы регистра 2 и записываетс  в нем, при этом состо ние регистра 2 измен етс  относительно исходного нулевого состо ни  и на выходе элемента И-НЕ 5 по вл етс  потенциал, разрешгиощкй прохождение импульсов тактовой частоты, поступающих на первый вход 4 элемента И 3, на элементы И 6-9 группы элементов И дл  съема информации о единичном значении определенных разр дов регистра 2.
Если в регистре записан код 0101 на выходе элемента И-НЕ 5 возникает сигнал, поступающий на второй вход элемента И 3 и разрешающий прохождение им1 ульсов тактовой частоты, поступаиицих на первый вход 4 элемента И 3. Первый тактовый импульс, проход  со входа 4 через элемент И поступает на вход элементов И 6-9. Однако съем информации о единичном значении разр дов регистра 2 производитс  только с первого разр да за счет запрещающего сигнала, поступающего на элементы И 7-9 с нулевог выхода первого разр да регистра 2.
Первый тактовый импульс осуществл ет съем информации о единичном значении первого разр да регистра 2, поступает через элемент ИЛИ 10 на счетный вход триггера 11, перебрасыва  его в единичное значение. Одновременг но сигнал с выхода элемента И 6 поступает на нулевой вход триггера первого разр да регистра 2, устанавлива  его в нулевое состо ние и подготавлива  тем самым элементы И 7-9
0 дл  съема информации с последук цих разр дов. Второй тактовый импульс осуществл ет съем информации о единичном значении триггера третьего разр да регистра 2, так как элемент
5 И 7 закрыт за счет низкого потенциала , поступающего с единичного выхода второго разр да регистра.
Таким образом осуществл етс  съем информации с третьего разр да реги0 стра. Сигнал с выхода элемента И 8 поступает через элемент ИЛИ 10 на счетный вход триггера 11 и переключает его, одновременно устанавлива  триггер третьего разр да регистра 2 в нулевое состо ние. Регистр 2 обну5 л етс , на нулевых выходах которого возникают высокие потенциалы, поступакицие на элемент И-НЕ 5, сигнал, с выхода которого запрещает прохождение импульсов Тактовой частоты с
0 элемента ИЗ.
После окончани  поступлени  импульсов тактовой частоты состо ние триггера 11 указывает, какое количество импульсов (четное или нечетное пос5 тупило на его вход, т.е. по состо нию триггера можно определить четность или нечетность контролируемого кода. При этом необходимо дл  контрол  подать столько импульсов тактовой час0 тоты, сколько разр дов кода имеет единичное значение.
Быстродействие предлагаемого устройства зависит от количества единиц в коде, тогда как в известном дл  контрол  кода необходимо подать
5 ( п-+1) тактовых импульсов, где п разр дность кода, что говорит о большем быстродействии предлагаемого устройства, а исключение из схемл распределител  импульсов позвол ет
0 упростить конструкцию устройства.

Claims (1)

  1. Формула изобретени 
    55
    Устройство дл  контрол  параллельного кода на четность, содержащее регистр, группу элементов И, элемент ИЛИ и триггер,- причем информационные входы устройства соединены с единичными входами регистра, единичный
    выход каждого разр да регистра соединен с первым входом соответствующего элемента И группы, выход каждого элемента И группы соединен с нулевым
    65 входом cooTBeTCTsyjomero разр да регистра и с соответствующим входом элемента ИЛИ, выход которого соедикотопо ., триггера, выхо которого  вл ютс  выходами устройст ва, о т л и ч а ю щ е е с   тем что, с целью повьмени  быстродействи  УСТРОЙСТВО содержит элемент И vcTnor Р тактовый вход «Рвым входом элемента и, выход которого соединен со вторыми входами элементов И групп нулевой выход к-го разр да регистра соединен с соответствующим входом элемента И-НЕ и с (к+2)-ми входами 10 элементов И группы от (К+1)-го до п-го,выход элемента И-НЕ соединен со вторым входом элемента И. Источники информации, прин тые во внимание при экспертизе U свидетельство СССР 382090, кл. G Об F 11/10. 1972. м свидетельство СССР 552609, кл. G 06 F 11/08, 1977. I t;o;-, свидетельство СССР № 530332, кл. G 06 F 11/10, 1977 свидетельство СССР № 42.8385, кл. С Об F 11/10, 1975 (прототип).
    Ы
    ю
SU792830638A 1979-10-17 1979-10-17 Устройство дл контрол параллельного кода на четность SU883910A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792830638A SU883910A1 (ru) 1979-10-17 1979-10-17 Устройство дл контрол параллельного кода на четность

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792830638A SU883910A1 (ru) 1979-10-17 1979-10-17 Устройство дл контрол параллельного кода на четность

Publications (1)

Publication Number Publication Date
SU883910A1 true SU883910A1 (ru) 1981-11-23

Family

ID=20855357

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792830638A SU883910A1 (ru) 1979-10-17 1979-10-17 Устройство дл контрол параллельного кода на четность

Country Status (1)

Country Link
SU (1) SU883910A1 (ru)

Similar Documents

Publication Publication Date Title
SU883910A1 (ru) Устройство дл контрол параллельного кода на четность
SU1439576A1 (ru) Устройство дл сортировки чисел
SU1325462A1 (ru) Устройство дл сортировки двоичных чисел
SU1487063A2 (ru) Устройство для перебора сочета?,'гй .. (?-7)
SU1166100A1 (ru) Устройство дл делени
SU951402A1 (ru) Устройство дл сдвига информации
SU1104503A1 (ru) Устройство дл сравнени @ двоичных чисел
SU864584A1 (ru) Многоканальный счетчик импульсов
SU1737441A1 (ru) Устройство дл сортировки чисел
SU1030797A1 (ru) Устройство дл сортировки @ @ -разр дных чисел
SU1441384A1 (ru) Устройство сортировки чисел
SU1444937A1 (ru) Делитель частоты следовани импульсов с регулируемой длительностью импульсов
SU1001083A1 (ru) Устройство дл сортировки чисел
SU1401462A1 (ru) Устройство дл контрол логических блоков
SU1156251A1 (ru) Многокаскадный счетчик с контролем
SU1274126A1 (ru) Управл емый генератор импульсных последовательностей
SU1397933A1 (ru) Устройство дл перебора перестановок
SU1383497A1 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
UA136164U (uk) Пристрій для ранжування чисел
SU1275762A1 (ru) Делитель частоты следовани импульсов
SU1397936A2 (ru) Устройство дл перебора сочетаний
SU372667A1 (ru) УСТРОЙСТВО дл ИЗМЕНЕНИЯ ПЕРИОДОВ СЛЕДОВАНИЯ
SU1026316A1 (ru) Счетчик импульсов в коде Гре (его варианты)
SU646325A1 (ru) Устройство дл обмена информацией
SU1285477A1 (ru) Устройство дл подсчета количества единиц п-разр дного двоичного кода