SU1026316A1 - Счетчик импульсов в коде Гре (его варианты) - Google Patents

Abstract

1. Счетчик импульсов в коде Гре Iимеющий N разр дов и содержащий N-BX довой сумматор по модулю 2,входы кот рого, соединены с пр мыми выходами триггеров всех разр дов,и в каждом разр де с номером п,где ,3,4...N, п-входовую схему совпадени , выход которой соединен со сметным входом триггера, первые входы всех схем совпадени  соединены между собой, вто ,рой вход соединен с пр мым выходом триггера (n-l)-ro разр да, остальные (п-2) входа - с инверсными выходами триггеров младших разр дов с номерами от 1 до (п-2), о т л и ч а ю щ и йс   тем, что, с целью повышений надежности , в него введены первый и второй дополнительные триггеры, счетные входы которых соединены с входной шиной, входы сброса - соответственно с инверсным и пр мым выходами сумматора , а пр мые выходы - соответственно со счетным входом триггера первого разр да и с первыми входами схем совпадени  .

Description

2. Счетчик имгтульсов в коде Гре , имеющий N разр дов и содержащий N-входовой суммато1э по модулю 2, входы которого соединены с пр мыми выходами триггеров всех разр дов в каждом разр де с номером п, где п 2,3....(N-1), первую двухвходовую схему совпадени , выход которой соединен со счетным входом триггера, а первый вход - с пр мым выходом триггера (п-1)-го разр да, о т л и ч а ющ и и с   тем, что, с целью повышени  надежности, в него введены первый и второй дополнительные триггеры и в каждый разр д с номером п - втора  двух входова  схема совпадени , первый вход которой соединен с инверсным выходом триггера {п-1)-го разр да, второй вход - с вторым входом первой схемы совпадени  и с выхо дом второй схемы совпадени  (n-l)-ro разр да, а выход - с вторыми входами схем совпадени  (п+1) го разр да, счетные входы первого и второго дополнительных триггеров соединены с шиной счетных импульсов, входы сбро .сов - соответственно с инверсным и пр мь1м выходами сумматора, а пр мые выходы - соответственно со счетным входом триггера первого разр да и с вторыми входами схем совпадени  второго разр да, выход второй схемы совпадени  (N-l)-ro разр да соединен со счетным входом триггера N-ro разр да ,

3. Счетчик импульсов в коде Гре , имеющий N разр дов и содержащий Н-входовой сумматор по модулю 2, вхоДЫ которого соединены с пр мыми вы- ходами триггеров всех разр дов, и в каждом разр де с номером п, где п « 1,2,3...(N-1), первую двухвходовую схему совпадени , выход которой соединен со счетным входом триггера, а первый вход - с пр мым выходом триггера (n-l)-ro разр да, отличающий с   тем, что, с целью повышени  надежности, в него введены первый и второй дополнительные триггеры и в каждый разр д с номером п - втора  двухвходова  схема совпадени ,первый вход которой соединен с инверсным выходом триггера Сп-1)-го разр да , второй вход - с вторым входом первой схемы совпадени  и с выходом второй схемы совпадени  (п-1.)-го разр да, а выход - с вторыми входами схем совпадени  (п+1)-го разр да, счетные входы первого и второго дополнительных три гг-еров соединены с шиной счетных импульсов и через ин-. вертор - с вторыми входами схем совпадени  первого разр да, входы сброса - соответственно с инверсным и пр мым выходами сумматора, а пр мые выходы - с первыми входами соответственно первой и второй схем совпадени  первого разр д а, при чем выход второйсхемы совпадени  (N-l)-ro разр да соединен со счетным входом триггера N-ro разр да.

Изобретение относитс  к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управлени .:

Известен счетчик импульсов в коде 5 Гре , содержащий в каждом разр де триггер, первую и вторую рхемы совпаден   и сумматор по модулю 2, первый вход которого соединен с выходом сумматора последующего разр да, а вы- О ход - с первым входом сумматора предыдущего разр да D }

Этот счетчик не обладает дocтatoчной надежностью.

Известен также счетчик импульсов 15 в коде Гре , содержащий сумматор по модулю 2, входы которого соединены

с пр мыми выходами триггеров разр дов , и в каждом разр де схему совпадени  , выход которой соединен ссС . счетным входом триггера, первые входы соединены меж/)у собой, второй вход соединен с пр мым выходом триггера предыдущего разр да, а остальные входы - с инверсными выходами триггеров младших разр дов Г 21.

Недостатком указанного рчётчика  вл етс  низка  надежность, св занна  со сложностью схемы, а также с критичностью к длительности счетного импульса поскольку длительность импульса должнё быть достаточной дл  переключени  триггера любого разр да счетчика, но не должна приводить к последовательному переключению триггеров двух разр дов. Цель изобретени  - поЁышение надежности . В первом варианте поставленна  цель достигаетс  тем, что в счетчик импульсов в коде Гре , имеющий N разр дов и содержащий N-входовой сум матор по модулю 2, входы-которого соединены с пр мыми выходами триггеров всех разр дов, и в каждом разр д с номером п, где п«2,3,.. .N, п-входовую схему совпадени , выход которой соединен, со счетным входом триггера , первые входы всех схем совпаде ни  соединены между собой, второй вход соединен с пр мым выходом триггера (n-l)-ro разр да, остальные (п-2)-входа - с инверсными выходами триггеров младших разр дов с номерами от 1 до (п-2), введены первый и второй дополнительные триггеры, счетные входы которых соединены с входной ШИ ной, входы сброса - соответственно с инверсным и пр мым выходами сумма тора, а пр мые выходы - соответствен но со счетным входом триггера первог разр да и с первыми входами схем сов падени . Во втором варианте поставленна  цель, достигаетс  тем, что в счетчик импульсов в коде Гре , имеющий N раз р дов и содержащий N-входовой сумматор по модулю 2, входы которого соединены с пр мыми выходами триггеров всех разр дов, в каждом разр де с но мером п, где ,3...(N-1), первую двухвходовую схему совпадени , выход которойсоединен со счетным входом триггера, а первый вход - с пр мым выходом триггера (n-l)-ro разр да, введены первый и второй дополнительные триггеры и в каждый разр д с номером п - втора  двухвходова  схема совпадени , первый вход которой соединен с инверсным выходом триггера {п-1)-го разр да, второй вход - с вtopым входом первой схемы совпадени И с выходом второй схемы совпадени  (п-1)-го разр да, а выход - с вторыми входами схем совпадени  (п+1)-го разр да, сметные входы первого и вто рого дополнительных триггеров соединены с шиной счетных импульсов, входы сброса - соответственно с инверсным пр мым выходами сумматора, а пр мые выходы - соответственно со счетным входом триггера первого разр да и с вторыми входами схем совпа дени  второго разр да, выход второй схемы совпадени  (N-l) разр да соединен со счетным входом триггера N-ro разр да. В третьем варианте поставленна  цель достигаетс  тем, что в счетчик импульсов в коде Гре , имеющий N разр дов и содержащий N-входовой сумматор по моду/то 2, входы которого соединены с пр мыми, выходами тригге-. ров всех разр дов, ив каждом разр де с номером п, где ,2,3...(N-1), первую двухвходовую схему совпадени , выход которой соединен со счетным входом триггера, а .первый вход - с Пр мым выходом триггера (п-1)-го разр да введены первый и второй допол- нительные триггеры и в каждый разр д с номером п - втора  двухвходова  схема совпадени , первый вход которой соединен с инверсным выходом триггера (n-t)-ro разр да, второй вход - с вторым входом первой схемы совпадени  и с выходом второй схемы совпадени  (п-1)-го разр да, а выход - с вторыми входами схем совпадени  (п+1)-го разр да , счетные входы первого и второго дополнительных триггеров соединены с шиной счетных импульсов и через инвертор - с вторыми входами схем совпадени  первого разр да, входы сброса - соответственно с инверс.ным и пр мым выходами сумматора, а пр мые выходы - с первыми входами соответственно первой и второй схем совпадени  первого разр да, причем выход второй схемы совпадени  (N-l)-ro разр да соединен со счетным входом триггера N-ro разр да. Критичность к длительности счетного импульса исключена путем запрета прохождени  каждого счетного импуль-. са на вход любого триггера, кроме переключаемого в данном такте. На фиг. 1 приведена схема первого варианта четырехразр дного счетчика импульсов; на фиг. 2 - схема второго варианта; на фиг. 3 - схема третьего варианта. ;Г Первый вариант счетчика импульсов содержит четырехвходовой сумматор 1 по модулю 2, входы которого с пр мыми выходами триггеров первого 2-1, второго 2-2,третьего 2-3 и четвертого 2-4 разр дов соответственно, в каждом разр де с номером п, где ,3,t, п-входовые схемы 3 совпадени , первые входы все( схем совпадени  соединены между собой, выход каждой схемы 3 совпадени  соединен со счетным входом триггера соответствующего разр даi второй вход - с пр мым выходом триггера (n-l)-ro разр да, остальные (п-2) входа - с инверсными выходами триггеров младошх разр дов с номерами от 1 до Сп-2), счетные входы первого и второго дополнительных триггеров соединены с шиной 6 счетных импульсов, входы сброса соответственно с инверсным и пр мым выходами сумматора 1, а пр мые выходы соответственно со счетным входом триггера первого разр да и с первыми входами схем 3 совпадени ./

Второй вариант счетчика импульсов содержит четырехвходовой сумматор 1 гю подулю 2, входы которого соединены с пр мыми выходами триггеров первого 2-1, второго 2-2, третьего и четвертого 2-А разр дов соответственно ив каждом разр де с номером ri, где ,3, первую 3 и вторую 7 двух вхрдовые схемы совпадени , выход первой схемы совпадени  соединен со счетным входом триггера соотаетствующего разр да, а первый вход - с пр  мым выходом триггера (п-1)-го разр да , счетные входы первого и второго дополни тел ьных три г геров , 5 соедиме ны с шиной 6 счетных импульсов, входы сброса - соответственно с инверс ным и пр мым выходами сумматора Т« а пр мые выходы - соответственно со счетным входом триггера первого разр да и с вторыми входами первой и вто рой схем 3i 7 совпадени  бторого разр да , первы(| вход второй двухвходовой схемы 7 совпадени  разр да с номером п соединен с инверсным выходом триггера (п-1)-го разр да, второй Вход двухвходовой схемы 7 совпадени  каждого разр да,начина  с третьего; соединен с вторым входом первой схемы 3 совпадени  этого же разр да и с выходом второй схемы 7 совпадени  предыдущего разр да.

Третий вариант счетчика импульсов содержит четырехвходовой сумматор 1 по модулю 2, входы которого соединены с пр мыми выходами триггеров первого 2-1, второго 2-2, третьего 2-3 и четвертого 2- разр дов соответственно , и в каждом разр де с номером п, где ,2,3, первую двухвходовую схему 3 совпадени , выход которой

соединен со счетным входом триггера того же разр да, а первый вход - с пр мым выходом триггера (n-l)rro разр да , счетные входы первого и второго дополнительных триггеров f, 5 сое|Динены с Шиной 6 счетных импульсов, входы Сброса - соответственно с инверсным и пр мым выходами сумматора 1, а пр мые выходы с первыми входами соответственно первой и второй двухвходовых схем 3, 7 совладени  первого разр да, BTopbie входы которых через инвертор 8 соединены с шиной 6 счетных импульсов. Первые входы вторых схем 7 совпадени  второго и третьего разр дов соединены с инверсными выходами триггеров 2-1 и 2-2 первого и .второго разр дов соответственно, а втбрые входы - с вторыми входами первых схем 3 совпадени  того же разр да и с выходами вtopыx схем 7 совпадени  преды1дущих разр дов, причем выход второй схемы совпадени  третьего разр да соединен со счетным входом триггера четвертого разр да.

вариант счетчика импульсов в Гре  работает следующим образом .. . . , ; ;- .

. Перед подачей счетных импульсов по ши«е 6 триггеры разр дов и дополнительный триггер устанавливаютс  в состо ние логического О внешним импульсом обнулени . После окончани  импульса обнулени  дополнительный триггер i готов к переключению, второй дополнительный триггер 5 удерживаетс  Ef состо нии логического О уровнем логического , поступающим на. Rrвход С пр мого выхода сумматора 1,.: - : ,,/,.

При поступлении первого счетного |Импульса по шине 6 первый дополнитель (ный триггер k переключаетс  в состо ние логической 1. Перепад напр жени  с его пр мого выхода поступает на счетный вход триггера первого разр д и вызывает его переключение. При этом измен ютс  потенциалы на выходах сумматора 1. Уровень логического О с инверсного выхода сумматора 1 поступает на R-вход перёого дополнительного триггера k и вызывает возвращение его в исходное состо ние. Уровень логической 1, поступающий с инверсного выхода сумматора 1 на R-вход вtopo o дополнительного триг гера 5, разрешает его переключение вторым счетным импульсом. Второй счетный импульс переключает второй дополнительный триггер 5 в состо ние логической 1. Перепад напр жени  с его выхода поступает на первые входы схем 3 совпадени , но не проходит через них, так как на соответствующих входах присутствует уровень логического О с выходов триггеров разр дов. Поскольку на вто ром входе схемы 3 совпадени  второго разр да присутствует уровень логической 1 с выхода триггера 2-1, то перепад напр жени  поступает на счетный вход триггера 2-2, вызыва  его переключение в состо ние логической 1. На пр мом выходе сумматора 1 устанавливаетс  уровень логического О, возвращающий триггер 5 в исходное состо ние и запрещающий его переключение третьим счетным им пульсом.. Далее процессы переключени  триггеров происход т аналогичным образом до достижени  счетчиком состо ни  , после чего устройство вновь должно быть приведено в исходное со сто ние. Работа второго счетчика импульсов аналогична работе первого варианта с учетом того, что перепад

. 2 напр жени  с выхода второго дополнительного триггера 5 ооступввт на вторые входы схем 3 и 7 совпадени  второго разр да и в зависимости от состо ни  триггера первого разр да про ходит либо на счетный вход триггера 2-2, либо на вторые входы схем 3 и 7 совпадени  последующих разр дов. В третьем варианте счетчика импульсов дополнительные триггеры i и 5 переключаютс  также при поступлении соответствующих счетных импульсов и разрешают прохождение по соответствующим цеп м счетных импульсов, поступающих на вторые входы схем 3 и 7 с шины 6 через инвертор 8. При этом переключение триггеров разр дов производитс  по заднему фронту счетных импульсов . . Второй и третий варианты счетчика не имеют ««знечного состо ни  дл  счета, т.е. работают циклически. Повышение надежности достигаетс  путем исключени  критичности к длительности счетного импул« са, поскольку все нечетные импульсы поступают только на вход триггера первого разр да , а четные - на вход одного из триггеров Старших разр дов.

Й Д

Claims (3)

1. Счетчик импульсов в коде Грея, , имеющий N разрядов и содержащий N-bxoдовой сумматор по модулю 2,входы котоГРЕЯ η-входовую схему совпадения, выход которой соединен со счетным входом триггера, первые входы всех схем совпадения соединены между собой, второй вход соединен с прямым выходом • триггера (п-1)-го разряда, остальные (п-2) входа - с инверсными выходами триггеров младших разрядов с номерами от 1 до (п-2), о т л и ч а ю щ и й с я тем, что, с целью повышения надежности, в него введены первый и второй дополнительные триггеры, счетные входы которых соединены с входной шиной, входы сброса - соответственно с инверсным й прямым выходами сумматора, а прямые выходы - соответствен- _м SU 1026316

2. Счетчик импульсов в коде Грея, имеющий N разрядов и содержащий N-входовой сумматор по модулю 2, вхо-_ ды которого соединены с прямыми выходами триггеров всех разрядов, в каждом разряде с номером п, где п » 2,3,4...(N-1), первую двухвходовую схему совпадения, выход которой соединен со счетным входом триггера, а первый вход - с прямым выходом триггера (n-t)-ro разряда, о т л и чающийся тем, что, с целью повышения надежности, в него введены первый и второй дополнительные триггеры и в каждый разряд с номером η - вторая двух входовая схема совпадения, первый вход которой соединен с инверсным выходом триггера (n-t)-ro разряда, второй вход - с вторым входом первой схемы совпадения и с выходом второй схемы совпадения (n-l)-ro разряда, а выход - с вторыми входами схем совпадения (п+1)·го разряда, счетные входы первого и второго дополнительных триггеров соединены с шиной счетных импульсов, входы сбро- сов - соответственно с инверсным и прямым выходами сумматора, а прямые выходы - соответственно со счетным входом триггера первого разряда и с вторыми входами схем совпадения второго разряда, выход второй схемы совпадения (N-i)-ro разряда соединен со счетным входом триггера N-ro разряда,

3. Счетчик импульсов в коде Грея, имеющий N разрядов и содержащий Н-входовой сумматор по модулю 2, входы которого соединены с прямыми выходами триггеров всех разрядов, и в каждом разряде с номером η, где η » = 1,2,3...(Ν-1), первую двухвходовую схему совпадения, выход которой соеiдинен со счетным входом триггера, а первый вход - с прямым выходом триггера (п-1)-го разряда, отличаю щ ий с я тем, что, с целью повышения надежности, в него введены первый и второй дополнительные триггеры 'и в каждый разряд с номером η - вторая двухвходовая схема совпадения,пер вый вход которой соединен с инверсным выходом триггера (п-1)-го разряда, второй вход - с вторым входом первой схемы совпадения и с выходом второй схемы совпадения (п-1.)-го разряда, а выход - с вторыми входами схем совпадения (п+1)-го разряда, счетные входы первого и второго дополнительных триггеров соединены с шиной счетных импульсов и через ин-, вертор - с вторыми входами схем совпадения первого разряда, входы сброса - соответственно с инверсным и прямым выходами сумматора, а прямые выходы - с первыми входами соответственно первой и второй схем совпадения первого разряда, причем выход второй схе· мы совпадения (N-1)-ro разряда соединен со счетным входом триггераN-го разряда.