SU1387191A1 - Пороговый элемент - Google Patents

Description

(21)4124453/24-21

(22)28.05.86

(46) 07.04.88. Бюл. № 13

(72) О. Н. Музыченко

(53) 621.374(088.8)

(56) Авторское свидетельство СССР

№ 1092727, кл. Н 03 К 19/23, 1982.

Авторское свидетельство СССР № 1083364, кл. Н 03 К 19/23, 1982.

(54) ПОРОГОВЫЙ ЭЛЕМЕНТ (57) Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано дл  построени  устройств обработки дискретной информации . Устройство содержит сканирующий мультиплексор 1, накопитель 3, триггер 5, блок 6 сброса и генератор 7 тактовых импульсов. Введение блока 2 формировани  пачек импульсов, блока 4 формировани  порога, элемента И 8 и образование новых функциональных св зей повышают быстродействие порогового элемента. 10 ил.

со

00

со

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  построени  различных устройств обработки дискретной информации.

Цель изобретени  - повышение быстродействи  порогового элемента.

На фиг. 1 изображена структурна  схема порогового элемента; на фиг. 2 - 3 - схема блока формировани  пачек импульсов; на фиг. 4 - то же, дл  порогового элемента на семь входов с весами w 9, 8, 7, 7, 6, 4, 1; на фиг. 5 - схема блока настройки; на фиг. 6 - структурна  схема адаптивного сканирующего мультиплексора; на фиг. 7 - схема реализации разр да адаптивного сканирующего мультиплек сора; на фиг. 8 - схема адаптивного сканирующего мультиплексора;; на фиг. 9 и 10 - схемы коммутаторов.

Пороговый элемент (содержит сканирующий мультиплексор 1, блок 2 формировани  пачек импульсов, накопитель 3, блок 4 формировани  порога, триггер 5, блок 6 сброса, генератор тактовых импульсов 7 и элемент И 8.

Генератор 7 соединен выходом со счетным входом блока 2 формировани  пачек импульсов и с первыми входами блока 6 сброса и элемента И 8, выход которого соединен со счетным входом сканирующего мультиплексора 1. Сканирующий мультиплексор

1соединен информационными входами с входными информационными щинами 9, выходом переноса - с вторым входом блока 6 сброса , а группой информационных выходов - с управл ющими входами блока 2 формировани  пачек импульсов, соединенного группой выходов со счетными входами накопител  3, а выходом блокировки - с вторым входом элемента И 8. Блок 4 формировани  порога соединен входами с выходами накопител  3, а выходом - с информационным входом триггера 5 и третьим входом блока 6 сброса, первый выход которого соединен с входом разрешени  записи триггера 5, а второй - с входами сброса сканирующего мультиплексора 1, блока

2формировани  пачек импульсов и накопител  3. Выход триггера 5  вл етс  выходом 10 устройства.

Блок 2 формировани  пачек импульсов может быть выполнен, как показано на фиг. 2 Он содержит распределитель 11 импульсов, группы 12-1 - 12-К элементов И, где К - число входов порогового элемента, в двоичном представлении веса которых более одной единицы, элементы ИЛИ 13-15, установочный триггер 16, элементы И 17 и 18, инвертор 19, установочный триггер 20, тактовый вход 21 и выход 22. Выходы разр дов распределител  11 импульсов от первого до (f-l-l)-ro (F log:2(wMaKc+l) -1) соедине- ны с входами групп элементов И 12-1 - 12-К, входы которых соединены также с управл ющими входами 23 блока. Выходы

элементов И групп 12-1 - 12-К соединены с входами элементов ИЛИ 13-1 - 13- (P+l) и 15. Входы элементов ИЛИ 13 и 14 соединены также с управл ющими входами

23 блока.

Выход элемента ИЛИ 14 соединен с входом пр мого плеча триггера 16, а выход элемента ИЛИ 15 - с входом его инверсного плеча. Пр мой и инверсный выходы триггера 16 соединены с первыми входами элементов И 17 и 18 соответственно, вторые входы которых соединены с выходом инвертора 19 соединенного входом со счетным входом распределител  11 импульсов и всего блока. Выходы элементов И 17

и 18 соединены с входами пр мого и инверсного плеч триггера 20, пр мой выход которого соединен с входом сброса распределител  1 импульсов, а инверсный выход - с выходом блокировки блока. Имеетс  также вход 24 сброса.

0 Кажда  группа 12-i элементов И содержит С,-1 элементов И, первые входы которых соединены с потенциальным выходом i-ro разр да сканирующего мультиплексора 1 (управл ющий вход Z блока), а вторые входы - с выходами разр дов распределител  11 импульсов от первого до (С,--1)-го, где С,- - количество ненулевых разр дов в двоичном представлении веса W, i-ro входа порогового элемента. В частном случае, когда С, 1, т.е. w,, соотQ ветствующа  группа элементов И отсутствует . Входы элемента ИЛИ 13-j соедин ютс  с выходами одного из элементов И каждой группы 12-i, дл  которой в двоичном представлении веса w,- в разр де с весом имеетс  единица, если он не  вл етс 

с старшим разр дом. Кроме того, входы элемента ИЛИ 13-j соедин ютс  с импульсными выходами разр дов сканирующего мультиплексора 1 (управл ющие входы Z, блока), дл  которых ,. Оптимальны.м с точ ки зрени  повыщени  быстродействи   вл 0 етс  соединение, когда элемент И, соединенный входом с выходом распределител  11 импульсов с меньшим номером, соедин етс  с входом элемента ИЛИ 13 с большим номером.

Входы элемента ИЛИ 15 соединены с

выходами последних элементов И групп 12-1 - 12-К, соединенных входом с выходом разр да распределител  11 импульсов с наибольшим номером по сравнению с другими элементами И данной группы.

Входы элемента ИЛИ 14 соединены с вы- ходами разр дов сканируюшего мультиплексора 1 (управл ющие входы Z,), дл  которых количество единиц в двоичном числе (представлении) веса входа не менее двух. Блок формировани  пачек импульсов мо5 жет быть выполнен также настраиваемым, как показано на фиг. 3.

Он содержит распределитель 11 импульсов , блоки 25-1 - 25-п настройки.

элементы ИЛИ 13-1 - 13-(f+1) и 14, инвертор 19, установочный триггер 16, элементы И 17 и 18 и установочный триггер 20. Входы каждого блока 25-i настройки (,...,n) соединены с выходами i-ro разр да сканирующего мультиплексора 1 (импульсным и потенциальным) и выходами разр дов распределител  11 импульсов от

первого до Р-ГО ( log2(WMaKC-|-l) (-1), а

выходы - с входами элементов ИЛИ 13, причем |-й выход каждого блока 25-i настройки соединен с входом элемента ИЛИ 13 - (f -J+2), входы элемента ИЛИ 14 соединены с входами блоков 25 настройки, которые подключены к импульсным выходам сканирующего мультиплексора 1, а выход элемента ИЛИ 14 соединен с входом пр мого плеча триггера 16, вход инверсного плеча которого соединен с выходом (Е+1)-го разр да распределител  11 импульсов .

Пр мой и инверсный выходы триггера 16 соединены с входами элементов И 17 и 18 соответственно, вторы е входы которых соединены с выходами инвертора 19, вход которого соединен со счетным входом распределител  11 импульсов и тактовым входом

21блока. Выходы элементов И 17 и 18 соединены со входами пр мого и инверсного плеч триггера, 20 соответственно. Пр мой выход триггера 20 соединен со входом сброса распределител  11 импульсов, а инверсный выход плеча триггера 20 - с выходом

22блока. Вход 24 сброса блока соединен с вторыми входами инверсных плеч триггеров 16 и 20. Блоки 25 настройки соединены настроечными входами с входами настройки блока формировани  пачек импульсов.

Каждый блок 25 настройки (фиг. 5) содержит (f+1) элементов И 26-1 - 26-(f+ +1), первые входы которых соединены с входами настройки . Второй вход первого из элементов И 26-1 соединен с импульсным выходом соответствующего разр да сканирующего мультиплексора 1. Вторые входы остальных элементов И 26-2 - 26-(+1) соединены с выходами разр дов распределител  11 импульсов, а третьи входы - с потенциальным выходом соответствующего разр да сканирующего мультиплексора 1 (Z/).

Распределитель 11 импульсов может быть выполнен в виде кольцевого счетчика или регистра сдвига на (f+1) разр д, причем единичный потенциал по вл етс  на его выходах в течение длительности тактового импульса на счетном входе.

Блок сброса может быть выполнен в виде элемента ИЛИ, входы которого  вл ютс  вторым и третьим входами блока, а выход соединен с входом первого элемента И и элемента задержки, выход которого соединен с входом второго элемента И, инверсный вход которого  вл етс  первым входом блока, а выход - его вторым

0

5

5

0

5

0

5

0

выходом. Выход второго элемента И соединен с инверсным входом первого элемента И, выход которого  вл етс  первым выходом блока. Врем  задержки т блока задержки выбираетс  в пределах

,.

5

laysw

Блок формировани  порога может быть выполнен на элементах И и ИЛИ следующим образом.

Пусть двоичное представление порога а имеет вид ,2 +а22 +.-+а/-|2 - +а,2- +

+ а,+ |2 +...+а,-+,2 +сс,-+22 + +а/+з2 +Ч... ...+а„2 + +а„+12, где U log.SN. + l -1

Пусть .... Выходы накопител  3, начина  с Т-го и до j-ro, такие, что «(«;+:...а/ + 1, а , соединены с входами элемента И, выход которого , а также выходы накопител  3, начина  с (j + l)-ro и до i-ro, такие, что a,+i ai+2...a,0, а a,, соединены с входами элемента ИЛИ, выход которого, а также выходы накопител  3, начина  с (i+l)-ro и конча  входом с номером t. такие , что ,i 2 .., а о,1+, О, соединены с входами элемента И и так далее до объединени  всех остальных выходов накопител  3. Если ОС.Ц4, 1, то последним  вл етс  элемент И, а если л. 0 - элемент ИЛИ. Выход элемента, с входом которого соединен выход старшего разр да накопител  3,  вл етс  выходом блока формировани  порога .

В частном случае, когда (d 0,1,2,....), блок формировани  порога состоит из элемента ИЛИ, соединенного входами с выходами накопител  3, начина  с (d + l)-ro и до последнего. Когда а.а ad+i...a,j 1, блок формировани  порога состоит из элемента И, соединенного входами с выходами накопител  3, начина  с d-ro и до последнего.

Адаптивный сканирующий мультиплексор может быт& выполнен, как показано на фиг. 6 Он содержит разр ды 27-1 - 27-(п+2) .распределител  импульсов и блоки 28-1 - 28-п коммутации. Входы-выходы переноса каждого из разр дов 27-i распределител  импульсов (, 2,...п) соединены с первой группой входов-выходов блока 28-i коммутации , втора  группа входов-выходов блока 28-i коммутации (, 2, ..., п-1) соединена с третьей группой входов-выходов блока 28-(i+1), втора  группа входов-выходов блока 28-п коммутации соединена с входами-выходами переноса разр да 27 - (п+1) распределител  импульсов, соединенного другой группой входов-выходов переноса с входами-выходами переноса разр да 27-(п+2), друга  группа входов-выходов которого соединена с третьей группой вхо- дов-вых одов блока 28-1 коммутации. Управл ющие входы блоков 28 коммутации соединены с входными информационными

шинами 9. Выходами сканирующего типлексора  вл ютс  импульсные и потенциальные выходы разр дов 27-i распределител  импульсов. Входы сброса разр дов распределител  27-i импульсов соединены с входом сброса сканирующего мультиплексора , а их счетные входы - со счетным входом мультиплексора.

Адаптивный сканирующий мультиплексор может быть реализован при любой (регу- лирной) реализации распределител  импульсов . Разница заключаетс  в требуемом количестве коммутаторов в каждом блоке 28 коммутации (по числу пар входов-выходов переноса в разр де распределител  импульсов ). С входами каждого коммутатора соедин ютс  одноименные выходы данного и предыдущего (последующего, если перенос в данный разр д по данному входу происходит из последующего разр да) разр дов распределител  импульсов, его первый выход соедин етс  с соответствующим входом данного разр да, а второй  вл етс  выходом блока коммутации.

Схемна  реализаци  разр да 27 распределител  импульсов изображена на фиг. 7 , где также показаны схемна  реализаци  блока 28 коммутации (нижний блок).

Сканирующий мультиплексор может быть выполнен в виде распределител  импульсов на п + 1 разр д, выходы первых п разр дов которого соединены каждый с входами своего элемента И, вторые входы элементов И  вл ютс  информационными входами сканирующего мультиплексора.

Выходы элементов И  вл ютс  импульсными выходами разр дов сканирующего мультиплексора. При реализации разр дов распределител  импульсов, показанной на фиг. 7 (верхний блок), потенциальный выход триггера  вл етс  выходом разр да.

Разр д 27 распределител  импульсов (фиг. 7) имеет два входа 29-1 и 29-2 и один выход 30 переноса с предыдущего разр да и соответственно два выхода 31 - 1 и 31-2 и один вход 32 переноса с последующего разр да. Парами входов-выходов разр дов 27  вл ютс  входы и выходы 29-1 и 31 - 1729-2 и 31-2, 32 и 30. В соответствии с этим каждый блок 28 коммутации содержит три коммутатора 33-1 - 33-3, управл ющие входы которых соединены вместе и с входной щиной устройства. Вход коммутатора 33-1 соединен с выходом

31 ..

входом 29-1. Вход коммутатора 33-2 соединен с выходом 31-2 разр да 27, а первый выход - с его входом 29-2. Вход коммутатора 33-3 соединен с выходом 30 разр да 27, а первый выход - с его входом 32. Выходы разр да 27 соединены с первыми входами коммутаторов 28, а вторые входы  вл ютс  входами блока коммутации.

При подаче тактовых ществл етс  последовательн ние на выходах разр дов причем на выходах только дл  которых . Таким о чаетс  опрос входных щин Х,0, что обеспечивает повы действи .

Таким образом, опрос все осуществл етс  не за п та вестном устройстве, а лишь

Триггер 5 по выполн емы л етс  тактируемым D-тригге выше схема блока 6 сброс случаю, когда разрещение за триггера осуществл етс  сиг тельной пол рности. В про первый элемент И блока 6

40

45

-1 разр да 27, а первый выход - с его заменить элементом И-НЕ.

55

Блок сброса может быт в виде элемента ИЛИ, вход л ютс  вторым и третьим а выход соединен с первым элемента И, выход которого вым выходом блока, выход соединен также с входом элем ( на врем  , есл

5

0

Схемна  реализаци  адаптивного сканирующего мультиплексора показана на фиг. 8 дл  случа  схемной реализации разр да распределител  импульсов, изображенной на фиг. 7.

Схемна  реализаци  коммутаторов дл  случа  импульсов отрицательной пол рности показана на фиг. 9, а дл  случа  импульсов положительной пол рности - на фиг. 4. На фиг. 4 и 9 первым входом коммутатора  вл етс  вход, соединенный с нижним из трех элементов И (И-НЕ), а вторым входом - вход, соединенный с входами верхнего и среднего элементов И (И- НЕ). Первым выходом коммутатора  вл етс  выход верхнего элемента И (И-НЕ).

Адаптивный сканирующий мультиплексор функционирует следующим образом.

Если на входную щину X,- подан нулевой потенциал, то блок 28-i коммутации отключает входы-выходы разр да 27-i распределител  импульсов от предыдущего и последующего разр дов и работает в режиме трансл ции сигналов, поступающих на его входы с выходов блока (разр дов) 28-(i+ ,,. -f 1) и 28-(i-1) коммутации на входы бло- ков 28-(1-1) и 28-(i 4-1) соответственно. Если Х,, то блок 28-i коммутации подключает входы-выходы разр да 27-i распределител  импульсов к входам-выходам блоков 28-(i-1) и 28-(i+1) коммутации. 0 В результате все разр ды 27-i распределител  импульсов, дл  которых Х,, оказываютс  отключенными и образуетс  распределитель импульсов только из разр дов, дл  которых Х, 1.

При подаче тактовых импульсов осуществл етс  последовательное формирование на выходах разр дов 27 импульсов, причем на выходах только тех разр дов, дл  которых . Таким образом исключаетс  опрос входных щин, дл  которых Х,0, что обеспечивает повыщение быстродействи .

Таким образом, опрос всех входных щин осуществл етс  не за п тактов., как в известном устройстве, а лишь за llX/ тактов.

Триггер 5 по выполн емым функци м  вл етс  тактируемым D-триггером. Описанна  выше схема блока 6 сброса соответствует случаю, когда разрещение записи по Т-входу триггера осуществл етс  сигналом положительной пол рности. В противном случае первый элемент И блока 6 сброса следует

5

0

5

заменить элементом И-НЕ.

заменить элементом И-НЕ.

55

Блок сброса может быть выполнен и в виде элемента ИЛИ, входы которого  вл ютс  вторым и третьим входами блока, а выход соединен с первым входом первого элемента И, выход которого  вл етс  первым выходом блока, выход элемен ы ИЛИ соединен также с входом элемента задержки (на врем  , если , и на

врем  , если , где тимп, тп - длительность импульса и паузы тактовых импульсов), выход которого соединен с входом второго элемента И, инверсный вход которого соединен с вторым входом первого элемента И и  вл етс  третьим входом блока. Выход второго элемента И  вл етс  вторым выходом блока. Данна  схема также соответствует случаю, когда сброс блоков 1-3 и запись в триггер 5 производ тс  сигналом положительной пол рности.

В дальнейшем при описании функционировани  устройства (фиг. 1) будем полагать , что сброс всех блоков производитс  импульсом положительной пол рности. Если схемна  реализаци  какого-либо из блоков требует сигнала отрицательной пол рности (нулевого потенциала), то на его входе сброса следует установ ить инвертор, вход которого при этом и будет входом сброса.

Распределитель импульсов в сканирующем мультиплексоре 1 (фиг. 1) может иметь любую из известных схемных реализаций комбинированного распределител , обеспечивающего одновременно распределение импульсов и потенциалов.

Дл  повышени  быстродействи  сигнал переноса может сниматьс  с выхода предпоследнего п-го разр да распределител  импульсов, что обеспечит сокращение на один такт цикл работы устройства в слуti

чае 2w,-X,a.

iM

Используемый в блоке 2 (фиг. 2-4) распределитель 11 импульсов может иметь любую из известных реализаций, в том числе и реализацию, рассмотренную выще дл  распределител  в сканирующем мультиплексоре 1.

В схемах на фиг. 2-4 и описании функционировани  полагаетс , что сброс распределител  11 импульсов производитс  импульсом отрицательной пол рности (нулевым сигналом). Если используема  схемна  реализаци  требует дл  сброса сигнал положительной пол рности (единичным сигналом ), необходимо либо подавать сигнал на вход сброса через инвертор, либо использовать сигнал с инверсного плеча триггера 20 (фиг. 2-4).

В приводимом далее описании функционировани  устройства в целом и блока 2 формировани  пачек импульсов полагаем, что RS-триггеры 16 и 20 (фиг. 2-4) переключаютс  импульсом положительной пол рности . Если использовать RS-триггеры, переключаемые импульсом отрицательной пол рности (нулевым сигналом), необходимо элементы ИЛИ 14 и 15 и И 17 и 18 (фиг. 2-4) заменить элементами ИЛИ-НЕ и И-НЕ соответственно . При этом необходимо учесть, что потребуетс  нулевой сигнал сброса, т.е. требуетс  либо установка на входе сброса инвертора, обеспечивающего инвертирование сигнала сброса положите,;1ьной пол рности, либо (если сброс всех блоков на фиг. 1 осуществл етс  нулевым сигналом ) замена в блоке сброса второго элемента И элементом И-НЕ.

Напопитель 3 может быть выполнен в виде двоичного счетчика, выход переноса i-ro разр да которого соедин етс  со счетным входом (i-fl)-ro разр да через элемент ИЛИ, второй вход которого  вл етс  вхо дом накопител  с весом 2. Количество

п разр дов накопителю равно log2(2w,-|-l) .

Схема такой реализации накопител  практи5 чески представл ет собой счетчик с последовательным переносом. Входы сброса всех триггеров соедин ютс  с входом сброса накопител .

В описании функционировани  устройства и в схемах на фиг. 1 предполагает0 с , что переключение накопител  2 осуществл етс  по переднему фронту импульса на счетном входе (полагаем импульс положительной пол рности) и в течение длительности тактового импульса на его выходе

5 по вл етс  результат. При использовании реализации накопител  3, формирование результата на выходе которого осуществл етс  по заднему фронту счетных импульсов (по переднему фронту импульсов отрицательной пол рности), устройство функционирует в

0 том же пор дке, как описано далее. Разница заключаетс  в том, что окончание цикла работы устройства в случае записи в накопитель 3 кода числа, большего или равного порогу а, происходит на следующем такте.

5 Дл  повыщени  быстродействи  устройства накопитель может быть реализован на счетчике с параллельным переносом. Счетным входом с весом 2  вл етс  вход первого триггера. Его пр мой выход (Q-выход, на котором сигнал по вл етс  в момент

0 прихода заднего фронта тактового импульса положительной пол рности) соедин етс  с первым входом элемента И, второй вход которого соедин етс  со счетным входом первого триггера. Выход элемента И соединен со входом элемента ИЛИ, второй вход которого  вл етс  входом накопител  с весом 2, а выход соединен со счетным входом триггера следующего (второго) разр да накопител  импульсов. Указанный элемент ИЛИ  вл етс  первым элементом ИЛИ второго

Q разр да накопител , а его вход, соединенный с выходом элемента И - первым входом второго разр да.

Второй и третий элементы ИЛИ второго разр да соединены первыми входами с выходом (пр мым) первого триггера и его счет5 ным входом соответственно и  вл ютс  соответственно вторым и третьим входами второго разр да накопител . Вторые входы элементов ИЛИ (второго и третьего) второго

разр да накопител  соединены с вторым входом первого элемента ИЛИ. Выход второго элемента ИЛИ соедннен с первым входом первого элемента И, второй вход которого соединен с пр мым выходом триггера второго разр да (р-выход, на котором сигнал по вл етс  в момент окончани  тактового импульса на счетном входе - по его заднему фронту), а выход  вл етс  вторым выходом второго разр да накопител . Выход первого элемента И соединен также с первым входом второго элемента И, второй вход которого соединен с выходом третьего элемента ИЛИ, а выход  вл етс  первым выходом второго разр да накопител . Третьим выходом второго разр да накопител   вл етс  выход третьего элемента ИЛИ.

Последующие разр ды накопител  имеют такую же схемную реализацию, как и второй разр д, описанный выше, а их соединение осуществл етс  таким образом, что первый, второй и третий выходы i-ro разр да соедин ютс  с первым, вторым и третьим входами (i+l)-ro разр да. Разр ды накопител , не имеющие дополнительного счетного входа , отличаютс  от рассмотренных выще отсутствием элементов ИЛИ, т.е. первый вход разр да соединен непосредственно со счетным входом триггера, второй вход - с первым входом первого элемента И, а третий вход - со вторым входом второго элемента И и третьим выходом. Пор док соединени  разр дов сохран етс , т.е. выходы от первого до третьего i-ro разр да соедин ютс  соответственно с входами от первого до третьего (i+l)-ro разр да.

Выходами накопител   вл ютс  пр мые выходы триггеров, на которых сигнал по вл етс  в момент по влени  счетного импульса на счетном входе.

Входы сброса всех разр дов накопител  (входы сброса счетных триггеров) соедин ютс  с вхоДом сброса накопител :

В рассмотренном случае требуетс  сигнал сброса отрицательной пол рности (нулевой сигнал). В 1}риводимом далее описании работы устройства полагаем сигнал сброса положительной пол рности. В этом случае требуетс  подавать сигнал сброса на входы разр дов накопител  через инвертор либо проинвертировать его в блоке сброса.

С целью повыщени  быстродействи  схема разр да накопител  3, рассмотренна  выше дл  его реализации на счетчике с параллельным переносом, может быть изменена . Вместо соединени  выхода первого элемента И с первым входом второго элемента И, входы первого элемента И соедин ютс  с первым и третьим входами второго элемента И, а его второй вход остаетс  соединенным с выходом третьего элемента ИЛИ.

Пороговый элемент фун.кционирует следующим образом.

В исходном состо нии сканирующий мультиплексор 1, блок 2 формировани  пачек импульсов и накопитель 3 сброшены. При этом в накопитель 3 записан нулевой код, а на выходе блокировки блока 2 формировани  пачек импульсов присутствует еди- ничный логический сигнал, который поступает на вход элемента И 8, разреща  прохождение тактовых импульсов с выхода генератора 7 на счетный вход сканирующего мультиплексора 1.

, При поступлении тактовых импульсов на счетный вход сканирующего мультиплексора 1 он производит последовательный опрос входных информационных шин 9. При этом он последовательно подключает каждый i-й вход к i-му выходу. Если на -i-й входной 5 шине имеетс  единичный сигнал, то во врем  ее опроса единичный сигнал по вл етс  на i-M выходе сканирующего мультиплексора 1 (каждый i-й выход содержит две щины, по которым подаютс  импульсный и потенциальный выходной сигнал i-ro разр да 0 сканирующего мультиплексора, причем импульсный сигнал имеет место только в течение длительности тактового импульса, а потенциальный - также и в течение паузы до прихода следующего тактового импульса 5 на вход мультиплексора). Единичный сигнал с i-ro выхода сканирующего мультиплек- сора 1 поступает на управл ющий вход блока 2 формировани  пачек импульсов. Если в двоичном представлении Wt имеетс  только одна единица в j-M разр де с весом , то 0 импульс с выхода мультиплексора 1 проходит на выход блока 2 и в течение длительности тактового импульса на информационном выходе блока 2, имеющем вес 2 по вл етс  единичный сигнал, поступающий на вход-накопител  3, имеющий вес , при 5 этом к содержимому накопител  прибавл етс  код числа 2 . Далее на следующем такте происходит опрос следующего входа. Если в двоичном представлении веса w, опрашиваемого входа имеетс  более одной единицы, то в момент поступлени  им- пульса на управл ющий вход блока 2 формировани  пачек импульсов он инициализируетс , при этом в течение длительности текущего импульса и последующих тактовых импульсов на выходах блока 2 с весами, 5 равными весам единичных разр дов двоичного представлени  веса w, входа, по вл ютс  единичные сигналы, поступающие на входы накопител  3 с соответствующими весами, который при этом прибавл ет к своему содержимому коды чисел, равные ве- 0 сам единичных разр дов двоичного представлени  веса W,.

После окончани  тактового импульса, по которому производитс  опрос данной входной щины устройства, на выходе блокировки блока 2 по вл етс  нулевой сигнал, поступающий на вход элемента И 8 и запрещающий дальнейщее прохождение тактовых импульсов на счетный вход сканирующего

мультиплексора 1. По окончании цикла работы блока 2 формировани  пачек импульсов , в течение которого к содержимому накопител  3 прибавл етс  код числа Wi, в паузу между тактовыми импульсами на выходе блокировки блока 2 по вл етс  единичный потенциал и следующий тактовый импульс проходит на счетный вход Сканирующего мультиплексора 1. Работа порогового элемента происходит таким образом до момента по влени  на выходах накопител , кода числа, большего или равного порогу элемента, или до момента опроса всех входов устройства.

В первом случае в момент, когда на вы- ходах накопител  3 по вл етс  код числа, больщего или равного порогу а, на выходе блока 4 формировани  порога по вл етс  единичный сигнал, поступающий на информационный вход триггера 5 и третий вход блока 6 сброса. При этом в течение длительности тактового импульса на первом выходе блока 6 сброса по вл етс  единичный сигнал, поступающий на вход резрещени  записи триггера 5, разреща  запись в него единичного сигнала с выхода блока 4 формировани  порога, при этом на выходе триггера 5 по вл етс  единичный сигнал.

Во втором случае после опроса всех входов X, в накопителе 8 оказываетс  записан код числа, меньщего порога а. При поступлении очередного тактового импульса на выходе переноса сканирующего мультиплексора 1 по вл етс  единичный сигнал, поступающий на вход блока 6 сброса. На первом выходе блока б сброса по вл етс  единичный сигнал, разрещающий запись в триггер 5 нулевого сигнала с выхода блока 4 формировани  порога.

В обоих рассмотренных случа х после записи в триггер 5 результата вычислени , на втором выходе блока 6 сброса в меж ду тактовыми импульсами по вл етс  единич ный сигнал, поступающий на входы сброса

сканирующего мультиплексора 1, блока 2 формировани  пачек импульсов и накопител  3, возвращающий их в исходное состо ние , гЦикл работы порогового элемента оконп чен. Если 2w,, то на выходе триггера 5

10

присутствует единичный сигнал, в противном случае - нулевой.

Claims (1)

1. Формула изобретени 

   Пороговый элемент, содержащий триггер , выход которого соединен с выходом по5 рогового элемента, сканирующий мультиплексор , соединенный информационными входами с входными информационными шинами порогового элемента, входом сброса - с входом сброса накопител  и вторым выходом блока сброса, соединенного первым

   0 входом с выходом генератора тактовых импульсов , вторым входом - с выходом переноса сканирующего мультиплексора, третьим входом - с информационным входом триггера , а первым выходом - с входом разрешени  записи триггера, отличающийс  тем,

   что, с целью повышени  быстродействи , введены блок формировани  пачек им уль- сов, блок формировани  порога и элемент И, причем блок формировани  порога соединен входами с выходами накопител , а

   Q выходом - с информационным входом триггера и третьим входом блока сброса, блок формировани  пачек импульсов соединен управл ющими входами с информационными выходами сканирующего мультиплексора, счетным входом - с первым входом элемента И и выходом генератора тактовых им5

   пульсов, группой выходов - со счетными входами накопител , входом сброса - с вторым выходом блока сброса, а выходом блокировки - с вторым входом элемента И, выход которого соединен со счетным входом сканирующего мультиплексора.

   Z,

   г;

   5 ;Zs- 2,.

   22

   /7

   тО-1

   7,

   f7

   (риг4

   г

   u2.7

   .8

   Фиг.З