SU824446A1 - Реверсивный двоично-дес тичныйСчЕТчиК иМпульСОВ - Google Patents

Реверсивный двоично-дес тичныйСчЕТчиК иМпульСОВ Download PDF

Info

Publication number
SU824446A1
SU824446A1 SU792796230A SU2796230A SU824446A1 SU 824446 A1 SU824446 A1 SU 824446A1 SU 792796230 A SU792796230 A SU 792796230A SU 2796230 A SU2796230 A SU 2796230A SU 824446 A1 SU824446 A1 SU 824446A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
counter
inputs
flip
bit
Prior art date
Application number
SU792796230A
Other languages
English (en)
Inventor
Александр Анатольевич Шестаков
Original Assignee
Научно-Исследовательский Институтприкладной Физики При Иркутс-Kom Государственном Университете Им.A.A.Жданова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-Исследовательский Институтприкладной Физики При Иркутс-Kom Государственном Университете Им.A.A.Жданова filed Critical Научно-Исследовательский Институтприкладной Физики При Иркутс-Kom Государственном Университете Им.A.A.Жданова
Priority to SU792796230A priority Critical patent/SU824446A1/ru
Application granted granted Critical
Publication of SU824446A1 publication Critical patent/SU824446A1/ru

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)

Description

(54) РЕВЕРСИВНЫЙ ДВОИЧНО-ДЕСЯТИЧНЫЙ СЧЕТЧИК ИМПУЛЬСОВ
Изобретение относитс  к импульсной технике и может быть использовано в-автоматике и цифровой измерительной технике. Известен реверсивный двоично-дес  тичный счетчик импульсов, содержащий четыре 7)-К-триггера, п ть электронных коммутаторов, состо щих из элементов И и ИЛИ, и соответствующие соединени , причем счетные входы триггеров соединены параллельно, один из входов каждого элемента И соединен с шиной сложейи  или вычита ни , выходы элементов ИЛИ соединены с входё1ми второго, третьего и четвер того триггеров И . Недостатком данного счетчика  вл етс  относительна  сложность. Известен также реверсивный двоично-дес тичный счетчик, содержаиций в каждом разр де Д-триггер, С-вход которого соединен с шиной тактовых импульсов , и по два элемента И во всех разр дах,X кроме первого, первый вход первого элемента И подключен к шине сложени , первый вход второго элемен та И - к шине вычитани , а выходы эл ментов И - к входам элемента ИЛИ, вы ход которого соединен с Д-входом Д-триггера данного разр да, примем вторые входы первых элементов И второго и третьего разр дов подключены к инверсным выходам д-триггеров третьего и четвертого разр дов соответственно , а второй вход первого элемента И четвертого разр да - к пр мому выходу Д-триггера второго разр да, второй вход элемента И второго разр да соединен с пр мым выходом Д-триггера четвертого разр да, второе входы вторых элементов И третьего и четвертого разр дов - с инверсными выходами Д-триггеров второго и третьего разр дов соответственно f2j. Недостатком известного счетчика также  вл етс  его относительна  слЬжность. Цель изобретени  - упрощение счетчика . Поставленна , цель достигаетс  тем, что в реверсивном двоично-дес тичном , счетчике импульсов, содержащие в каждсид разр де Д-триггер, Свход которого соединен с шиной тактовых импульсов, и по два элемента И и элемент ИЛИ во всех разр дах, кроме первого, первый вход первого элемента И подключен к щине сложени , .а первый вход второго элемента И - к ишне вычитани , выходы элементов И через элемент ИЛИ подключены к Д-вхО ду триггера-данного разр да, а Двход триггера первого разр да соединен с инверсным выходом этого же разр да , инверсный выход Д-триггера трет его разр да соединен со вторым входов первого элемента И второго разр да и со вторым входом второго элемента И четвертого разр да, вторые входы первых элементов И третьего и четве|)того разр дов соединены с Пр мыми выходами триггеров предшествуквдих им разр дов, а-дополнительный вход первого элемента И второго разр да подключен к инверсному выходу четвертог разр да, вторые входы вторых элементов И второго и третьего разр дов подключены к пр мым выходам триггеров последующих за ними разр дов, а дополнительный вход второго элемента И четвертого разр да соединен с инве сным выходом второго, разр да. На чертеже представлена-схема реверсивного двоично-дес тичного счетчика импульсов. Устройство содержит Д-триггеры 14 , элементы И 5-10 и элементы ИЛИ 11-13. Входы С всех триггеров соединены с шиной 14 тактовых импульсов, К первым входам нечетных элементов И подключена шина. 15 сложени , а к пер вым входам четных элементов И - шина 16 вычитани . Устройство работает следукндим- образом . Начальным состо нием триггеров счетчика  вл етс  состо ние 0000. В режиме слбжени  на первых входы элементов И 5, 7 и 9 поступает разре и ающий потенциал по шине 15, а на аналогичные входы элементов И 6, 8 и 10- по шине 16 потенциал запрета. В.начс1льном состо нии на Д-вход. триггера 2 второго разр да через элементы 5 и 11 поступает разрешающий потенциал с инверсны выходов триггеров 3 и 4. На входы же элементов 7 и 9 с пр мы выходов триггеров 2 и 3 соответственно подаютс  потенЦИЕШЫ запрета, которые- через элементы ИЛИ 12 и 13поступают на Д-входы триггеров 3 и 4, .Таким образом, nocле прихода первого тактового импульса триггеры счетчика устанавливаютс  в состо .ние 1100. При этом сохран етс  разрешающий потенциал на Двходе триггера 2, кроме того разрешакэдий потенциал с пр мого выхода триггера 2 через элементы 7 и 12 пос тупает на Д-вход триггера 3. Поэтому второй тактовый импу; ьс подтвериадает единичное состо ние триггера 2 и переключает триггер 3. Таким образом, после прихода вто рого тактового импульса- триггеры счетчика устанавливаютс  в состо ни ОНО. Далее,аналогично по мере поступлени  тактовых импульсов счетчик последовательно переходит в состо ни  1011 0001 1000 0100 1 1 .1 О 0011 1001 0000. В режиме вычитани  на элементы И 5, 7 и 9 подаетс  потенциал запрета, а на элементы И 6,- 8 и 10 - разрешающий потенциал. Поэтому в начальном состо нии счетчика разрешающий потенциал с инверсных выходов триггеров 2 и 3 через элементы 10 и 13 поступает на Д-вход триггера 4, а на Д-входы триггеров 2 и 3 подаютс  потенциалы запрета. После прихода первого тактового импульса триггеры счетчика устанавливаютс  в состо ние 1001. Далее аналогично по мере поступлени  тактовых импульсов счетчик последовательно принимает состо ни  0011 1110 0100 1000 0001 1011 0110 1100 0000. Таким образом, осуществл етс  счет, тактовых импульсов в режимах сложени  и вычитани  с основанием счета 10. Положительный эффект предлагаемого счетчика по сравнению с известным заключаетс  в уменьшении числа входов используемых Д-триггерон с до одного и в уменьшении числа внутренних соединений в счетчике с 27 до 25, т.е. достигаетс  упрощение счетчика . Следует также отметить и то, что если в предлагаемом счетчике элементы ИЛИ заменить на элементы ИЛИ-НЕ, причал пр мые выходы Д-триггеров второго, третьего и четвертого разр дов подключить так, как подключены их.инверсные выходы, а инверсные как пр Аоое, то получаем реверсивный Йвончно-дес тичный счетчик, который в режиме сложени  последовательно принимает состо ни  0010 ,0111 1110 1101 1000 0011 0110 1111 1100
1001 0010
В режиме вычитани  состо ни  счетчика мен ютс  в обратном пор дке.

Claims (2)

1.Алексеенко А.Г. Основы микросхемотехники . М., 1971, с. 188.
0
2.Авторское свидетельство СССР
577684, кл. Н 03 К 23/02,25.10.77.
SU792796230A 1979-07-17 1979-07-17 Реверсивный двоично-дес тичныйСчЕТчиК иМпульСОВ SU824446A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792796230A SU824446A1 (ru) 1979-07-17 1979-07-17 Реверсивный двоично-дес тичныйСчЕТчиК иМпульСОВ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792796230A SU824446A1 (ru) 1979-07-17 1979-07-17 Реверсивный двоично-дес тичныйСчЕТчиК иМпульСОВ

Publications (1)

Publication Number Publication Date
SU824446A1 true SU824446A1 (ru) 1981-04-23

Family

ID=20840619

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792796230A SU824446A1 (ru) 1979-07-17 1979-07-17 Реверсивный двоично-дес тичныйСчЕТчиК иМпульСОВ

Country Status (1)

Country Link
SU (1) SU824446A1 (ru)

Similar Documents

Publication Publication Date Title
SU824446A1 (ru) Реверсивный двоично-дес тичныйСчЕТчиК иМпульСОВ
SU999048A1 (ru) Число-импульсный квадратичный преобразователь
SU824449A1 (ru) Реверсивный счетчик
SU1026316A1 (ru) Счетчик импульсов в коде Гре (его варианты)
SU560222A1 (ru) Устройство дл преобразовани двоичного кода в код гре и обратно
SU518003A1 (ru) Реверсивный дес тичный счетчик импульсов
SU799148A1 (ru) Счетчик с последовательным переносом
SU369715A1 (ru) Троичный потенциальный триггер
SU534037A1 (ru) Счетчик импульсов
SU840902A1 (ru) Вычислительное устройство
SU744570A1 (ru) Устройство дл умножени на три
SU538492A1 (ru) Счетчик последовательности импульсов
SU982198A1 (ru) Реверсивный счетчик
SU1053291A1 (ru) Реверсивный счетчик импульсов с параллельным переносом
SU362295A1 (ru) Арифметическое устройство параллельного
SU1003351A1 (ru) Счетчик с параллельным переносом
SU744568A2 (ru) Параллельный накапливающий сумматор
SU807492A1 (ru) Троичный реверсивный -разр дныйСчЕТчиК иМпульСОВ
SU1120322A1 (ru) Цифровой функциональный преобразователь
SU871338A1 (ru) Счетчик импульсов с коэффициентом пересчета 2 @ +1
SU733109A1 (ru) Троичный реверсивный п-разр дный счетчик импульсов
SU395989A1 (ru) Накапливающий двоичный счетчик
SU738177A1 (ru) Счетчик на кольцевом регистре
SU1275762A1 (ru) Делитель частоты следовани импульсов
SU1167730A1 (ru) Счетчик-умножитель импульсов