SU1120322A1 - Цифровой функциональный преобразователь - Google Patents

Abstract

ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий m -разр дный счетчик, п -разр дный счетчик , причем пл п , реверсивный счетчик , первый коммутатор, генератор,формирователь импульса, первую и вторую группы элементов И, первый, второй и третий элементы ШШ и триггер , вход установки которого соединен с входом выбора режима преобразовател , выход обнулени  реверсивного счетчика подключен к входу сброса триггера, выход которого соединен с управл ющим входом первого коммутатора и через формирователь импульса с входами сброса и установки гп - и п-разр дных счетчиков, выходы элементов И первой и второй групп подключены соответственно к входам первого и второго элементов ИЛИ, инверсные входы h-разр дного счетчика соединены с потенциальными входами элементов И первой группы, отли ч ающий с  тем, что, с целью расширени  функциональных возможностей путем вычислени  дополнительных функций ,ln X и V , в него введены вычитатель , делитель, второй и третий коммутаторы и элемент задержки, причем информационный вход преобразова тел  соединен с первым информационным входом первого коммутатора и первым входом третьего элемента ИЛИ, выход первого элемента ИЛИ подключен к первому входу вычитател  и через элемент задержки к второму входу третьего элемента ИЛИ, выход которого соединен с первым информационным входом второго коммутатора, выход которого подключен к счетному входу m-разр дного счетчика, пр мые выходы старших (Л разр дов которого соединены с импульсными входами элементов И второй группы , потенциальные входы которых подключены к пр мым выходам младших разр дов т-разр дного счетчика, пр мой выход (h - i+ I) разр да которого соединен с импульсным входом элементов И первой группы, где i- инверсный выход п -разр дного счетчика ( i , 1,2,... ,п) , выход генератора подключен к входу делител  и к первому информационному входу третьего коммутатора , первый выход которого соединен с суммирующим входом реверсивного счетчика, выход делител  подключен к второму информационному входу второго коммутатора и к второму входу вычитател , выход которого соединен с вторым информационным входом первого коммутатора, выход которого подключен к счетному входу п -разр дного счетчика, выход второго элемента ИЛИ соединен с вторым информационным входом третьего коммутатора, вто

Description

рой выход читающему 1120322 которого подключен к вы- выход триггера соединен с управл юиими входу реверсивного счетчика, входами второго и третьего коммутаторов

Изобретение относитс  к автомати ке, вычислительной технике и может быть использовано в качестве специа лизированного вычислител , вход щего в состав устройств автоматики управлени  и контрол .

Известно устройство дл  вычислени  логарифмов чисел, содержащее два счетчика, регистор, коммутатор, восемь элементов И-НЕ, триггер, п ть элементов И и элемент ИЛИ tl.

Недостатком данного устройства  вл етс  способность вычисл ть только логарифмическую функцию.

Наиболее близким к изобретению по технической сущности  вл етс  вычислительное устройство, содержащее два счетчика, реверсивный счетчик , коммутатор , две групшз элементов И, сумматор-вычитатель, генератор , формирователь, триггер, шесть элементов И и п ть элементов ИЛИ 2.

Недостатком известного устройства  вл етс  неспособность вычисл ть

л

функции вида p klnxиv jf-kenx

Цель изобретени  - расширение функциональных возможностей путем вычислени  дополнительных функций ,ln2x , и у),- .

Поставленна  цель достигаетс  тем, что в цифровой функциональный преобразователь, содержащий m-разр дный счетчик, п-разр днь й счетчик , причем -п-,г , реверсивный счетчик , первый коммутатор, генератор, формирователь импульса, первую и втрую группы элементов И, первый, второй и третий элементы ИЛИ и триггер вход установки которого соединен с входом выбора режима преобразовател , выход обнулени  реверсивного счетчМка подключен к входу сброса триггера, выход которого соединен с управл ющим входом первого коммутатора и через формирователь импульса с входами сброса и установки m - и

п-разр дных счетчиков, выхода элементов И первой и второй групп подключены соответственно к входам первого и второго элементов ИЛИ, инверсные

выходы п-разр дного счетчика соединены с потенциальными входами элементов И первой группы, введены вычитатель , делитель, второй и третий коммутаторы и элемент зад.ержки, причем информационный вход преобразовател  соединен с первым информационным входом первого коммутатора и первым входом третьего элемента ИЛИ, выход первого элемента ИЛИ подключен

к первому входу вычитател  и через элемент задержки к второму входу третьего элемента ИЛИ, выход которого соединен с первым информационным входом второго коммутатора, выход которого подключен к счетному входу m -разр дного счетчика, пр мые выходы старших,разр дов которого соединены с импульсными входами элементов И второй группы, потенциальHJbie входы которых подключены к пр мым выходам г-шадших разр дов гп-разр д:ного счетчика, пр мой выход (п - i + К I) разр да которого, соединен с импульсным входом элементов И первой группы, где i - инверсный выход п-разр дного счетчика (i 1,2,-. .,,п), выход генератора подключен к входу делител  и к первому информационному входу третьего коммутатора , первый выход которого соединен с суммирующим входом реверсивного счетчика, выход делител  подключен к второму информационному входу второго коммутатора и к

второму входу вычитател , выход которого соединен с вторым информационным входом первого коммутатора , выход которого подключен к счетному входу rv -разр дного счетчика , выход второго элемента ИЛИ соединен с вторым информационным входом третьего коммутатора, второй которого подключен к вычитаю|1цему входу реверсивного счетчика, выход триггера соединен с управл ющими входами второго и третьего коммутаторов . На фиг. 1 представлена структурна схема цифрового функционального преобразовател ; на фиг. 2 - один из во можных вариантов реализации вычитател  и временна  диаграмма его работы; на фиг. 3 - структурна  схема первого (второго) коммутатора, на фиг. 4 - структурна  схема третьего коммутатора. Цифровой функциональный преобразователь 1ФИГ.1) содержит информационный вход 1 преобразовател , вход 2 выбора режима преобразовател , г -разр дный счетчик 3, m-разр дный счетчик 4, реверсивный счетчик 5, первую 6 и вторую 7 группы элементов И, первый 8, второй 9 и третий 10 элементы ИЛИ, первый II и второй 12 коммутаторы с информационными вхо дами 13, 14 и 15, 16, управл ющими входами 17 и 18, выходами 19 и 20 соответственно, третий .коммутатор 21 с информационными входами 22 и 2 управл ющим входом 24 и выходами 25 и 26, вычитатель 27 с входами 28 и и выходом 30, элемент 31 задержки, делитель 32, генератор 33, триггер 34 и формирователь 35 импульсов. Вычитатель 27 Сфиг.2) содержит D-триггер 36 и-элемент 37 ИЛИ. Первый 11 и второй 12 коммутаторы (фиг.З) содержат элементы И 38 и 39, элемент ИЛИ 40 и инвертор 41, peтий коммутатор (фиг.4) - элементы И 42 и 43 и инвертор 44. Преобразователь работает следующим образом. В исходном СОСТОЯНИЙ триггер 34 и m-разр дный счетчик 4 наход тс  в нулевом состо нии, h-разр дный счетчик 3 - в единичном состо . НИИ. Входна  импульсна  последовательность X поступает на информационный вход 1 преобразовател  и че рез первый коммутатор 11 на счетный вход п-разр дного счетчика 3, который своими инверсными разр днь:ми выходами управл ет двоичным умножителем частоты, состо щим из т-разр . дного счетчика 4, первой группы 6 элементов И и элемент ИЛИ 8. Приращение dij импульсной последовательности , поступающей на вход ,Уп-разр дного счетчика 4 с выхода элемента ИЛИ 10 через второй комму1 4 татор 12, вызывает приращение tJz импульсной последовательности 2 на выходе элемента ИЛИ 8. С учетом это- . го на инверсных выходах п-разр дного счетчика 3 формируетс  дополнительный код текущего значени  числа ic, можно записать где - коэффициент пересчета ri-разр дного счетчика 3Элемент 31 задержки служит дл  разнесени  во времени импульсов, поступающих на входы элемента ИЛИ 10. Приращение dy импульсной последователь- ности у определ етс  суммой приращений 3х и dz импульсных последовательностей х и 2 соответственdy dx + dz выражений (1) и (2) а dy Проинтегрировав выражение (З) с учетом пределов интегрировани , полу-. чаем значение у в т-разр дном счетчике 4 у а Inx(4) В это же врем  приращение о-у импульсной последовательности Z ,поступагющей на вход m -разр дного счетчика 4, вызывает приращение dp импульсной последовательности р на выходе элемента ИЛИ. 9. tn-разр дный счетчик 4 совместно с второй группой элементов И 7 и элементом ИЛИ 9 образует двоичный умножитель частоты, который управл етс  этим же m-разр дным счетчиком 4. Поэтому - коэффициент пересчета Нт-разр дного счетчика 4. Импульсна  последовательность р через третий коммутатор 21 поступает на суммирующий вход реверсивного счетчика 5. Проинтегрировав выражение {5} с учетом пределов интегрировани  и подставив значение у из илражени  (4) и в у из выражени  (З), получаем значение числа р в реверсивном счетчике 5: р k , где k, В случае, если необходимо вычисл ть , фунюлии, описанные формулами (4V и (б ), то по окончании импульсной последовательности к ра .бота устройства прекращаетс . Если необходимо вычисл ть функци , то по окончании импульсной последовательности к на вход 2 выбо ра режима преобразовател  подаетс  импульс, который устанавливает триг гер 34 в единичное состо ние, измен   потенциалы на управл ющих входа третьего 21, второго 12 и первого 1 коммутаторов. На выходе формировател  35 импульса по вл етс  коротки импульс, который устанавливает в ед ничное состо ние h-разр дный счетчи 3 и сбрасывает в О пл -разр дньй счетчик 4. Импульсна  последователь ность и от генератора 33 через третий коммутатор 21 поступает на вычи тающий вход реверсивного счетчика 5 и а вход делител  32. Импульсна  п следовательность и « с выхода дели тел  32 поступает на вход вычитател  и через второй коммутатор 12 на счетный вход м-разр дного счетчика 4 j|, на вход вычитател  27. Последовательность U св зана с последовательностью и выражением ,- V где kj, - коэф(|ициент делени  делител . Приращение du импульсной последовательности U; вызывает приращение 1 импульсной последовательности на выходе элемента ИЛИ 8, котора  поступает на вход вычитател . Приращение dv импульсной последовательности V на выходе 30 вычитател  27 и на входе п-разр дного счетчика 3 определ етс  выражегтаем dv du - d. 226 Приращение dE импульсной последовательности св зано с приращением du импульсной последовательности и соотнощением , а - V . dl du а1 Из выражений (8) и(9) dv du.j По достижении импульсной последовательностью и величины числа р, записанного ранее в реверсивном счетчике 5, этот счетчик обнул етс  и сигналом с выхода обнулени  переключает триггер 34 в нулевое состо ние, которое запрещает дальнейшее прохождение импульсов от генератора 33 через второй 2 и третий 21 коммутаторы. На этом процесс преобразовани  заканчиваетс . Учитыва  равенство и и р и интегриру  выражение (10) с учетом пределов интегрировани  и уравнени  (7) получаем текущее значение числа v в п-разр дном счетчике 3 V е х где k p-J Таким образом, введение в состав устройствауказанных узлов и изменение св зей позвол ет дополнительно вычисл ть функции вида р k и V - . Технико-экономические преимущества предлагаемого устройства по сравнению с известным заключаютс  в расширении области применени  путем получени  возможности воспроизведени  дополнительных функций, так как отпадает необходимость в создании специализированного устройства дл  воспроизведени  указанных вьппе функций каждой в отдельности.

Claims (1)

1. ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий m -разрядный счетчик, η -разрядный счетчик, причем гп > η , реверсивный счетчик, первый коммутатор, генератор,формирователь импульса, первую и вторую группы элементов И, первый, второй и третий элементы ИЛИ и триггер, вход установки которого соединен с входом выбора режима преобразователя, выход обнуления реверсивного счетчика подключен к входу сброса триггера, выход которого соединен с управляющим входом первого коммутатора и через формирователь импульса с входами сброса и установки m - и η-разрядных счетчиков, выходы элементов И* первой и второй групп подключены соответственно к входам первого и второго элементов ИЛИ, инверсные входы h-разрядного счетчика соединены с потенциальными входами элементов И первой группы, отличающийся тем, что, с целью расширения функциональных возможностей путем вычисления дополнительвых функций p=k,ln х и

   V =хк6нх , _{в него} введены вычитатель, делитель, второй и третий коммутаторы и элемент задержки, причем информационный вход преобразова'теля соединен с первым информационным входом первого коммутатора и первым входом третьего элемента ИЛИ, выход первого элемента ИЛИ подключен к первому входу вычитателя и через элемент задержки к второму входу третьего элемента ИЛИ, выход которого соединен с первым информационным входом второго коммутатора, выход которого подключен к счетному входу m-разряд- § ного счетчика, прямые выходы старших разрядов которого соединены с импульсными входами элементов И второй группы, потенциальные входа которых под ключены к прямым выходам младших раз- q рядов m-разрядного счетчика, прямой выход (h - i+ 1) разряда которого соединен с импульсным входом элементов И первой группы, где i- инверсный выход η -разрядного счетчика ( i = = 1,2,...,η), выход генератора подключен к входу делителя и к первому информационному входу третьего коммутатора, первый выход которого соединен с суммирующим входом реверсивного счетчика, выход делителя подключен к второму информационному входу второго коммутатора и к второму входу вычитателя, выход которого соединен с вторым информационным входом первого коммутатора, выход которого подключен к счетному входу η -разрядного счетчика, выход второго элемента ИЛИ соединен с вторым информационным входом третьего коммутатора, вто- рой выход которого подключен к вы- выход триггера соединен с управляющими читающему входу реверсивного счетчика , входами второго и третьего коммутаторов