SU1043639A1 - Одноразр дный двоичный вычитатель - Google Patents

Abstract

ОДНОРАЗРЯДНЫЙ ДВОИЧНЫЙ ВЫЧИТАТЕЛЬ , содержащий троичные логические элементы, причем первый вход первой группы и первый вход второй . группы первого троичного логического элемента соединены соответственно с шинами уменьшаемого и вычита;емого одноразр дного двоичного вычитател , а выход соединен с первым входом первой группы второго и первым и вторым входами первой группы « -ь 4третьего троичных логических элементов , выход третьего троичного логического.элемента соединен с первым и вторым входами первой группы четвертого троичного логического элемента, выход которого соединен с выходной шиной разности одноразр дного двоичного вычитател , о т л ич а ю щ и и с   тем, что, с целью упрощени  одноразр дного двоичного вычитател , выход второго троичного логического элемента соединен с выходной шиной заема одноразр дного двоичного вычитател  и первым входом второй группы третьего троично- го логического элемента, первый вход второй группы второго троичного логического элемента соединен с шиной обнулени  одноразр дного двоичного вычитател , выход третьего троичного логического элемента подключен к второму 1входу первой группы второго троичного логического элемента. 8 : :f : ;о фиг.1

Description

Изобретение относитс  к вычислительной технике и может быть использовано в арифметических устройствах ЭВМ. Известно устройство дл  вычитани  содержащее два регистра, триггер,, три элемента И, два элемента ИЛИ и два элемента задержки i . Известен также одноразр дный двоичный вычитатель, содержащий троичные логические элементы, причем первый вход первой группы и первый вход второй группы первого троичного логического элемента соединены соответственно с шинами уменьшаемого и вычитаемого одноразр дного двоичного вычитател , а выход соединен с первым входом первой группы второго и первым и вторым входами первой группы третьего троичных логических элементов. Выход третьего троичного логического элемента соединен с первым и вторым входами первой группы четвертого- троичного логического эле мента, выход которого соединен с выходной шиной разности одноразр дного двоичного вычитател . Выход.второго троичного логического элемента соединен с первым входом первой груп пы п того троичного логического элемента , выход которого подключен к шийе заема одноразр дного двоичного вычитател  и первому входу первой группы шестого троичного логического элемента, выход которого соединен с вторым входом Первой группы второго и первым входом второй группы третьего троичных логических элементов 2 Недостатком известных устройств  вл етс  сложность конструкции. Цель изобретени  - упрощение одноразр дного двоичного вычитател . Поставленна  цель достигаетс  тем что в одноразр дном двоичном вычитателе содержащем троичные логические элементы, причем первый вход первой группы и первый вход второй группы

Таблица 1 первого троичного логического элемента соединены соответственно с шинами уменьшаемого и вычитаемого одноразр дного двоичного вычитател , а выход соединен с первым входом первой группы второго и первым и вторым входами первой группы третьего троичных .логических элементов, выход третьего троичного логического элемента соединен с первым и вторым входами первой группы четвертого троичного логического элемента,, выход которого соединен с выходной шиной разности одноразр зно двоичного вычитател ,. выход второго троичного логического элемента соединен с выходной шиной заема одноразр дного двоичного вычитател  и первым входом второй группы третьего троичного логического элемента, первый вход второй группы второго троичного логического элемента соединен с шиной обнулени  одноразр дного вычитател , выход третьего троичного логического элемента подключен к второму входу первой группы второго троичного логического элемента. На фиг. 1 дана функциональна  схема одноразр дного двоичного вычита- тел ; на фиг. 2 - временна  диаграмма работы одноразр дного двоичного вычитател  ч при вычитании положительного числа +6 из положительного числа +3. , Одноразр дный двоичный вычитатель содержит шины уменьшаемого 1 и вычитаемого 2, шину 3 обнулени , троичные логические элементы 4-7, шину 8 разности и 9 заема. Одноразр дный двоичный вычитатель выполнен на однс .двухвходовом и трех четырехвходовых троичных логических элементах, выполн ющих троичные операции , описываемые соответственно в табл. 1 и 2. Указанные операции образуют функционально полную систему операций. .

Таблица2

+1

+1

+1

+1

±1

+1

+ 1 Система тактового питани  однораз р дного двоичного вычитани  трехфазна ,при этом каждый следующий разр д уменьшаемого и вычитаемого поступает на вход вычитател  через три фазы /один такт передачи информации по тро ичиым логическим элементам (фиг. 2). На фиг. 2 показаны диаграммы 10, 11, 12 соответственно первой, второй и третьей фаз питани  одноразр дного двоичного вычитател ; диаграммы 13, 14 и 15 соответственно на входных шинах 1,2 и 3; диаграммы 16, 17, 18 и 19 соответственно сигналов на выходах элементов 4, 5, б и 7. Тактовым импульсом первой фазы считываетс  информаци  с элементов б и 7|г второй фазы - с элемента 4, третьей фазы - с элемента 5. Разр ды уменьшаемого и вычитаемого поступают на выходы вычитани  по шинам 1 и 2 во врем  тактового импульса первой фазы, а сигнал обнулени  поступает по шине 3 через одну фазу пор-, ле поступлени  старшего разр да уменьшаемого и вычитаемого и во врем  тактового импульса второй фазы. Рассмотрим работу одноразр дного двоичного вычитател  на примере вычитани  положительного числа б из положительного числа 3, представленных в виде двоичных четырехразр д|Ных чисел. Во врем  тактового импульса первой фазы первого такта положительный сигнал первого разр да уменьшаемого подаетс  на первый вход элемента 4 и записываетс  .в него . Импульсом второй фазы считываетс  с элемента 4 и записываетс  на первой вход элемента 5. Импульсом третьей фазы считываетс . с элемента 5 и записываетс  в элемент 6. Во врем  тактового импульса первой фазы второго такта положительные сигналы вторых разр дов уменьшаемого и вычитаемого подаютс  соответственно на первый к второй входы элемента 4 и записывсютс  в элемент 4 сооти , а с ветственно и пе-ч элемента б считываетс  редаетс  положительным сигналом на выходную шину 8, который образует первый разр д результата вычитани . Импульсом второй фазы с элемента 4 считываетс  . Во врем  тактового импульса первой фазы третьего такта положительный сигнал третьего разр да вычитаемого подаетс  на второй вход элемента 4 и записываетс  в него а с элемента 6 считываетс  О, который образует второй разр д результата вычитани . Импульсом второ фазы с элемента 4 считываетс  и записываетс  на второй вхо элемента 5 и на первый вход элемента 6. Импульсом третьей фазы с элемента 3 считываетс  и записы +1 на .первый вход элемен ваетс  та 6.. Во врем  тактового импульса перв фазы четвертого такта с элемента 7 считываетс  и записываетс  на четвертый вход элемента 5 а с элемента б считываетс  и передаетс  положительным сигналом н выходную шину В, который образует

импульсыгт иJLL фазного источника питани 

г/

JL Запись ,ff-f -у Запись„-7

- Cvumbi6aHue,,d А Считывание +1 CvurfittfaHue,1. третий разр д результата вычитани . Импульсом второй фазы положительный сигнал обнулени  подаетс  на вход элемента 7 и записываетс  в него .. Импульсом третьей фазы с элемента 5 считываетс  и записываетс  на входы элементов 6 и 7. Во врем  тактового импульса первой фазы п того такта с элемента 7 считываетс  О, ас элемента б считываетс  и передаетс  положительным сигналом на выходную шину 8, который образует четвертый разр д результата вычитани . Таким образом, цифры соответствующих разр дов результата вычитани  по вл ютс  на выходе двоичного вычитател  спуст  три фазы с моМента подачи их на шины 1 и 2. Предлагаемый одноразр дный двоичный вычитатель по сравнению с известным содержит на два троичных логических элемента меньше, что составл ет более 30% объема оборудовани  известного устройства.

Claims (1)

1. ОДНОРАЗРЯДНЫЙ ДВОИЧНЫЙ ВЫЧИТАТЕЛЬ, содержащий троичные логические элементы, причем первый вход первой группы и первый вход второй , группы первого троичного логического элемента соединены соответственно с шинами уменьшаемого и вычитаемого одноразрядного двоичного вычитателя, а выход соединен с первым входом первой группы второго и первым и вторым входами первой группы третьего троичных логических элементов , выход третьего троичного логического.элемента соединен с первым и вторым входами первой группы четвертого троичного логического элемента, выход которого соединен с выходной шиной разности одноразрядного двоичного вычитателя, отличающийся тем, что, с целью упрощения одноразрядного двоичного вычитателя, выход второго троичного логического элемента соединен с выходной шиной заема одноразрядного двоичного вычитателя и первым входом второй группы третьего троично- го логического элемента, первый вход второй группы второго троичного логического элемента соединен .с шиной обнуления одноразрядного двоичного вычитателя, выход третьего троичного логического элемента подключен к второму входу первой группы второго троичного логического элемента.

   фиг.1