SU1124289A1 - Одноразр дный двоичный вычитатель - Google Patents

Abstract

ОДНОРАЗРЯДНЫЙ ДВОИЧНЫЙ ВЫЧИТАТЕЛЬ , содержащий четыре логических элемента, причем первый вход первой группы и первый вход второй группы первого троичного логического элемента соединены соответственно с шинами уменьшаемого и вычитаемого одноразр дного двоичного вычитател , выхсЗд первого троичного логического элемента соединен с первым и вторым входами первой группы второго и первым входом первой группы третьего троичных логичес ких элементов, первый вход второй группы третьего троичного лoгичecкot го элемента соединен с шиной o6нyлef ни  одноразр дного двоичного вычита тел , а вьЬсод третьего троичного логического элемента соединен с шиной заема.одноразр дного двоичного -. ,вычитател , отличающийс   тем, что, с целью повышени  быстродействи , вычитатель содержит п тый троичный логический элемент, причем второй вход первой группы первого троичного логического элемейта соединен с выходом третьего, с первым входом первой группы четвертого и с первым входом первой группы п того троичных логических элементов, первый вход второй группы первого троичного логического элемента соединен с первым входом второй группы п того троичного логи ческого элемента, второй вход второй группы которого соединен с тактовой шиной одноразр дного двоичного вычитател ,. выход второго троичного логического элемента соединен с шиной разности одноразр дного двоичного вычич-ател , первый вход второй группы второго троичного логического элемента соединен с вторым входом второй группы третьего и с выходом п того троичных логических элементов , второй вход первой группы третьего троичного логического элемента соединен с выходом четвертого троичного логического элемента, а второй вход первой группы п того троичного логического элемента соединен с шиной уменьшаемого однрразр д-г ного двоичного вычитател .

Description

1 Изобретение относитс  к вычислительной технике и может быть исполь зовано в устройствах обработки циф ровой информации. Известен одноразр дный двоичный вычитатель, содержащий шесть троичных логических элементов и осуществ л ющий вьиолнение операции вычитаНИН за три фазы тактового питани  Недостатками известного устройст ва  вл ютс  сложность конструкции и низкое быстродействие. Наиболее близким к изобретению  вл етс  одноразр дный двоичный вычитатель, содержащий четыре троич ных логических элемента, причем первый вход первой группы и первый вход второй группы первого троичног логического, элемента соединен соответственно с шинами уменьшаемого и вычитаемого -одноразр дного двоичного вычитател, вькод первого троичного логического элемента соединен с первым и вторьм входами первой группы второго и первым входом первой группы третьего троичных логических элементов, первый вход вто рой группы третьего троичного логического элемента соединен с шиной обнулени  одноразр дного двоичного вычитател , а выход третьего троичного логического элемента соединен с шиной заема одноразр дного двоичн го вычитател  2 . Недостатком известного одноразр дного двоичного вычитател   вл ет с  низкое быстродействие. Целью изобретени   вл етс  повышение бьютродействи . Поставленна  цель достигаетс  тем, что одноразр дный двоичный вычитатель, содержащий четыре троич ньк логических элемента, причем пер вый вход первой группы и первый вхо второй группы первого троичного логического элемента соединены соответственно с шинами уменьшаемого и вычитаемого одноразр дного двоичног вычитател , выход первого троичного логического элемента соединен с пер Bbw и вторьм входами первой ГРУППЫ второго и первым входом первой груп пы третьего троичных логических элe ментов, первый вход второй группы третьего троичного логического элемента Соединен с пмной обну ени  одноразр дного двоичного вычитател  а выход третьего троичного логичес892 кого элемента соепинен с шиной заема одноразр дного двоичного вычитател , содержит п тый троичный логический элемент, причем второй вход первой группы первого троичного логического элемента соединен с выходом третьего , с первым входом первой группы четвертого и с первым входом первой группы п того троичных логических элементов первый вход второй группы первого троичного логического элемента соединен с первым входом второй группы п того троичного логического элемента, второй вход второй группы которого соединен с тактовой шиной одноразр дного двоичного вычитател , выход второго троичного логического элемента соединен с шиной разности одноразр дного двоичного вьтитател , первый вход второй группы второго троичного логического элемента соединен с входом второй группы третьего и с выходом п того троичных логических элементов, второй вход первой группы третьего троичного логического элемента соединен с выходом четвертого троичного логического элемента, а второй вход первой группы п того троичного логического элемента соединен с шиной уменьшаемого одноразр дного двоичного вычитател . На фиг. 1 представлена функциональна  схемй одноразр дного двоичного вычитател , на фиг. 2 - временна  диагр 1мма его работы при вычитании двоичного числа lOtIO (+22 ) иэ двоичного числа 01011 (+ %о Одноразр дный двоичный вычитатель содержит троичн)Ь1е логические элементы 1-5, шину уменьшаемого 6, шину вычитаемого 7, тактовую шину 8, шину обнулени  9, шину разности 10 и шину заема 11. Логика работы троичного логического элемента  сна из следукщей таблицы: Система тактового питани  одноразр дного двоичного вычитател  трехфазна , при этом каждь следующий разр д уменьшаемого и вычитаемого поступает на вход сумматора через три фазы (один такт). Одноразр дный двоичный вычитатель работает следующим образом. Во врем  тактового импульса первой фазы первого такта положительный сигнал первого разр да уменьшавмого по шине 6 подаетс  на первьй складьшающий вход элемента 1 и второй складывающий вход элемента 3 и записьгаает в них +1, а также положительный сигнал по шине 8 подаетс  на второй вычитающий вход элемента 3 и записывает в него -1, импульсдм второй фазы с элемента t . +1

считываетс 

и передаетс  на первый складывак ций вход элемента 4, импульсом третьей фазы с элемента 4 считываетс  +1 и перелаетс  на шину 10 образу  первый разр д результата вычитани . Во врем  тактового импульса riejl вой фазы второго такта попожительны сигналы втррых разр дов уменьшаемо го и вычитаемого по шинам 6 и 7 пер даютс  на первый складывак ций вход элемента 1, второй складывающий вход элемента 3 и первые вычитающие входы элементов 1, 3, в элементы 1 и 3 записываютс  +1 и -1 соответственно . Положительный сигнал по шине 8 подаетс  на второй вычитающий вход элемента 3 и записывает в него -1, импульсом третьей фазы элемента 4 считываетс  , которь  вл етс  вторым разр дом результата вычитани . Во врем тактового импульса первой фазы третьего такта положительный сигнал третьего разр да вычитаеMOfo по шине ,7 подаетс  на первые вычитающие входы элементов 1 и 3 и записьгоает -в них -1. Положительный сигнал по шине 8 подаетс  на второй вычитающий вход элемента 3 и записывает в него импульсом второй фазы с элемента 1 считываете -t и записываетс  +1 по второму складывающему входу элемента 4 и первому складывающему входу элемента 5, импульсом третьей фазы с элемента 5 считьшаетс  +1 и записыва-г етс  4-1 по второму складывающему входу элементах и первому складыван щему входу элемента 3 и -1 по первому вычитающему входу .элемента 2. С элемента А считываетс  +1 и передаетс  на 10, образу  треTt& разр д результата вычитани . Аналогичньм образом формируютс  остальные разр ды результата вычитав НИИ, KOTopi равен 11. По сравнению с устройством-прото-fтипом данньй одноразр днь двоичный вычитатель осуществл ет формирование очередного разр да, результата вычитани  за один такт, тогда как в устройстве-прототипе на это затрат чиваетс  часть следуквдего такта. Таким образом, повиааетс  быстр|одей ствие на 30%.

Вычитающий ( И группа)

О О О О О О О О

Условное обозначение

Выход элемента

Складс ающие

+(1

вЫУОА

) входы (I группа) -(-1

Вычитающие,Г.

+1-1

входы ( н группа)Ь +{-

Продолжение таблицы

Фиг, 2

П Яипульсы mfi&fipasHOto источника питат/ 

ц. pi Запись -/

Считывание,0

считывание 1 r- Считы9ание-7

Claims (1)

1. / ОДНОРАЗРЯДНЫЙ ДВОИЧНЫЙ ВЫЧИТАТЕЛЬ, содержащий четыре троичных логических элемента, причем первый вход первой группы и первый вход второй группы первого троичного логического элемента соединены соответственно с шинами уменьшаемого и вычитаемого одноразрядного двоичного вычитателя, выход первого троичного логического элемента соединен с первым и вторым входами первой группы второго и первым входом первой группы третьего троичных логических элементов, первый вход второй группы третьето троичного логической го элемента соединен с шиной обнулен ния одноразрядного двоичного вычита‘теля, а выход третьего троичного логического элемента соединен с шиной заема одноразрядного двоичного вычитателя, отличающийс я тем, что, с целью повышения быстродействия, вычитатель, содержит пятый троичный логический элемент, причем второй вход первой группы первого троичного логического элемента соединен с выходом третьего, с Первым входом первой группы четвертого и с первым входом первой группы пятого троичных логических элементов, первый вход второй группы первого троичного логического элемента соединен с первым входом , второй группы пятого троичного логи4ческого элемента, второй вход второй группы которого соединен с тактовой? шиной одноразрядного двоичного вычитателя,, выход второго троичного логического элемента соединен с шиной разности одноразрядного двоичного вычитателя, первый вход второй группы второго троичного логАческого элемента соединен с вторым входом второй группы третьего и с выходом пятого троичных логических элементов, второй вход первой группы третьего троичного логического элемента соединен с выходом четвертого троичного логического элемента, а второй вход первой группы пятого троичного логического элемента соединен с шиной уменьшаемого одноразряд-? ного двоичного вычитателя.