SU773615A1 - Преобразователь троичного кода 1,0,1 в двоичный код - Google Patents

Description

Изобретение относитс  к вычислительной технике и предназначено дл  перевода уплотненных чисел, записанных в троичном коде, в двоичные числа и может быть использовано дл  экономии количества св зей между циф ровыми блоками вычислительной систем Преобразователь используетс  на приемной стороне цифровых блоков. Известен преобразователь троичного кода 1, О, 1 в двоичный код, содержащий собирательные схемы сигна лов различной пол рности, схемы НЕ к: блок одноразр дных сумматоров 1 Известен также преобразователь троичного кода 1, О, 1 в двоичный ход, содержащий тринадцать троичных логических элементов 2. Однако эти преобразователи имеют слож1 Ую реализацию. Наиболее близким к предлагаемому  вл етс  преобразователь троичного кода 1, О, 1 в двоичный код, содерж щий троичные элементы, причем перва входна  шина преобразовател  соединена с входами положительных сигналов , а втора  входна  шина - с вхоДс1ми отрицательных сигналов первого второго, третьего и четвертого троичных элементов, выход третьего троичного элемента соединен с первым входом положительного сигнала седьмого троичного элемента t- lОднако известный преобразователь троичного кода имеет сложную реализацию , т.е. содержит дев ть троичных логических элементов. Цель изобретени  - упрощение и повышение быстродействи  преобразовател . Указанна  цель достигаетс  тем, что преобразователь троичного кода 1, О, is двоичный код, содержащий троичные элементы, причем перва  входна  шина преобразовател  соединена с первыми входами положительных сигналов, а втора  входна  шина преобразовател  соединена с первыми входами отрицательных сигналов первого , второго, третьего и четвертого троичных элементов, выход третьего троичного элемента соединен с первым входом положительныхсигналов п того троичного элемента, выходы п того, шестого и седьмого троичных элементов соединены с выходными шинами преобразовател , перва  входна  шина преобразовател  соединена

со BTOpfcJMH входами положительных сигналов первого и третьего троичных элементов, втора  входна  шина преобразовател  соединена со вторыми входами отрицательных сигналов второго и четвертого троичных элементов выход первого троичного элемента соединен с первым и вторым входами положительных сигналов шестого троичного элемента, с первым входом отрицательных сигналов седьмого троичного элемента и со вторым входом положительных сигналов п того троичного элемента, выход второго

троичного элемента соединен с первым и вторым входами положительных сигналов седьмого троичного элемента , выход четвертого троичного элемента соединен с первыми входами отрицательных сигналов п того и шестого троичных элементов.

При этом экономитс  два троичных логических элемента. Преобразователь троичного кода выполнен на семи элементах, каждый из которых выполн ет троичные операции, описываемые табл. 1.

Таблица

Указанные операции образуют функционально полную систему логических функций и могут быть реализс- ваны на основе троичных элементов (например, на ферритовых логических элементах).

На фиг. 1 представлена схема двухступенчатого преобразовател  троичного кода 1, О, 1 в двоичный код (перва  ступень преобразовател  - элементы 1-4,втора  ступень - элементы 5-7); на фиг. 2 - временна  диаграмма его работы.

Перва  входна  шина Х соединена с первыми входами положительных сигналов с первого по четвертый 1-4 элемент и со вторыми входами положительных сигналов первого 1 и третьего 3 троичных элементов. Втора  входна  шина X Q соединена с пер .pbLMH входами отрицательных сигналов;

с,первого по четвертый 1-4 элемент и со вт орыми входами отрицательных сигналов второго 2 и четвертого 4 троичных элементов. Выход первого 1 элемента соединен с первым и вторым входами полохсительных сигналов п того 5, с первым входом отрицательных сигналов шестого 6 и со вторым входом положительных сигналов седьмого 7 троичных элементов. Выход второго 2 элемента соединен с первым и вторым входами положительных сигналов шестого 6 элемента. Выход третьего 3 элемента соединен с первым входом положительных сигналов седьмого 7 элемента. Выход четвертого 4 элемента соединен с первыми входами отрицательных сигналов п того 5 и седьмого 7 троичных элементов.

.На входные шины Х; и Х2 преобразовател  подаютс  комбинации в троичной форме (по шине Х

с естественным весом 3

по шине

Х2 - 3 ) , при этом на выходных шинах F , F и F преобразовател , (на выходах элементов 5, 6 и 7) по вл ютс  кодовые комбинации в двоичной форме {по шине F-f с естественным весом 2 по шине Fa - 2 по шине FKJ- ) , однозначно соответствующие.входной комбинации сигналов. При подаче троичного кода на шины Х и Х2 преобразовател  1 представл етс  сигналом положительной пол рности, код 1 сигналом отрицательной пол рности, а код.. С - отсутствием сигнала.

Система тактового питани  схемы преобразовател  1 трехфазна , . при этом входна  кодова  комбинаци  сигналов на шины Х и X j. элементов 1-4 поступает через -три фазы Додин такт) передачи информации по элементам схемы (фиг. 2).

Тактовым импульсом второй фазы считываетс  информаци  с элементов 1-4, третьей фазы - с элементов 5-7. Импульсы поступают на шины Х и X 2 элементов 1-4 во врем  тактового импульса первой фазы.

Информаци  из двух троичных разр дов переводитс  в три двоичных разр да согласно табл. 2.

Таблица2

Функционирование преобразовател  13 соответствии с входной комбинацией (01) осуществл етс  следующим образом (временна  диагрс1мма на фиг. 2).о

Тактовым импульсоп первой фазы первого такта согласно логике работы элемента, записанной в табл. 1, положительный сигнал со входной шины Х преобразовател  передаетс  на вход 1 положительных сигналов элементов 1 и 4 и на вход 2 положительных сигналов элемента 3, импульсом второй фазы положительный сигнал с элемента 1 передаетс  на вход 1 положительных сигналов элемента 5, с элемента 3 - на вход 1 положительных сигналов элемента 7, с элег.ента 4 - на вход отрицательных бигналов элементов 5 и 7,

импульсом третьей фазы информаци  с элементов 5-7 выходит из преобразовател , образу  выходную комбинацию (000), соответствующую входной комбинации (01).

Аналогично в соответствии с фиг. 1, фиг. 2 и табл. 2 происход т преобразовани  последующих входных комбинаций, при этом на выходах F F сигналу положительной пол рности соответствует код 1, а отсутствие

0 сигнала - код 0.

Использование предлагаемого преобразовател  троичного кода 1,0,1 в двоичный код обеспечивает упрощение преобразовател  и увеличение быстро5 действи  преобразовател .

Claims (3)

1.Авторское свидетельство СССР 409217, кл. G Об F 5/02, 1973.

О

2.Соколов Т.Н. Ферритовые логичес кие элементы и узлы информационных систем. Л., ЛВИКА, 1970, с. 187.

3.Авторское свидетельство СССР по за вке № 2578019/18-24,

кл. G Об F 5/02, 1978 (прототип).

5

п тре 1разногв источние питани 

Запись„t1

-- Запись „-f

. С и/п 1вание„0

Считы(лние„ / Считывание,,-1