SU728123A1 - Дешифратор - Google Patents
Дешифратор Download PDFInfo
- Publication number
- SU728123A1 SU728123A1 SU782669252A SU2669252A SU728123A1 SU 728123 A1 SU728123 A1 SU 728123A1 SU 782669252 A SU782669252 A SU 782669252A SU 2669252 A SU2669252 A SU 2669252A SU 728123 A1 SU728123 A1 SU 728123A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- ternary
- input
- output
- inputs
- elements
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
(54) ДЕШИФРАТОР
Изобретение относитс к области автоматики и вычислительной техники.
Известны дешифраторы 1 , содержащие группы блоков, двухвходсвые и трехвходовы троичные логические элементы. Недостатками известных устройств вл ютс сложна реализаци и низка надежность.
Наиболее близким техническим решением к изобретению вл етс дешифратор 2, содержащий двухвходовые и трехвходовые логические зпементы. Такой дешифратор имеет сложную реализацию.
Целью изобретени вл етс упрощение дешифратора.
Поставленна цель достигаетс тем, что в дешифраторе, содержащем троичные логически элементы, причём перва входна шина сое/щнна с первыми входами первого, второго и третьего троичных логических элементов, второй вход первого троичного логического элемента соединен с второй входной шиной, а второй вход второго троичного логического элемента - с третьей входной шиной, выходы четвертого, п того, шестого и седьмого троичных логических элементов соединены соответственно с первой, второй, третьей и четвертой выходными шинами, второй вход третьего ; троичного логического элемента соединен с третьей входной шиной, выход первого троичного логического элемента - с первыми входами четвертого и седьмого троичных логических элементов, выход второго троичного логического элемента - с первым и вторым входами соответственно п того и седьмого троичных логических элементов, а выход третьего троичного логического элемента - с первым и вторым входами соответственно шесто)-о и четвертого : троичных логических элементов, вторые входы п того и шестого троичных логических элементов соединены с выходом первого троичного логического элемента.
Структурна схема дешифратора приведена на фиг. 1; временные диаграммы - на фиг. 2. ,
Дешифратор содержит двухвходовые троичные логические элементы 1-7, входные шины 8-10, выходные шины 11-14. Каждый двухвходрвой троичный элемент выполн ет троичные Операции, опись аемые табл. 1.
На входные глины дешифратора подаютс кодовые комбинации в двоичной форме (по шине 8 с весом 2°, по шине 10-2, но шине 92 ), при этом на одной из выходных шин де1Ш1фратора (на выходах элементов 4-7) но вл етс сигнал положительной или отрицательной пол рности, одаозначно соответствующий входной комбинации сигналов. При подаче двоичного кода на 1Ш1ну 8 1 представл етс сигналом положительной пол рности, а О сигналом отрицательной пол рности. При подаче двоичного кода на шины 10 и 9 представл етс сигналом положительной пол рности, а О - отсутствием сигнала.
Функционировагтие дешифратора в соответствии с входной комбинацией (000) осуществл -55 етС следуюшим образбм (временна диаграмма на фиг.2).
Тактовым импульсом первой фазы первого такта согласно логике работы отемеита (габл.1)
Система тактового питани схемы деишфратора - трехфазна , при этом входна кодова комбинаци сигналов на шины 8-10 элементов 1-3 поступает через три фазы (один такт) передачи информации по элементам схемы (фиг.2). Тактовым импульсом второй фазы считываетс информаци с элементов 1-3, а третьей фазы с элементов 4-7. Импульсы поступают на шины 8-10 элементов 1-3 во врем тактового импульса первой фазы.
Информаци с двухзначных входов 8-10 преобразуетс в информацию на трехзначных выходах 11-14 согласно табл.2.
Таблица 2
отрицательный сигнал с входной шины 8 дешифратора передаетс на вход элемента 3, импульсом второй фазы положительный сигнал с элемента 3 передаетс на вход элемента 6, импульсом третьей фазы положительный сигнал с элемента 6 поступает на выход 13 дешифратоpa , образу сигнал, соответствующий входной комбинации (000). Аналогично в соответствии с фиг. 1 и 2 и табл. 2 происход т преобразовани последующих входных комбинаций. Эффективность изобретени заключаетс в упрощении устройства за счет сокращени числа логических элементов. ормула изобретени Дещифратор, содержащий троичные логические элементы, причем перва входна шина соединена с первыми входами первого, второго и третьего троичных логических элементов, второй вход первого троичного логического элемента соединен с второй входной шиной, а второй вход второго троичного элемента -. с третьей входной шиной, выходы четвертого, п того шестого и седьмого троичных логических элемен тов соединены соответственно с первой, второй третьей и. четвертой выходными шинами, отличающийс тем, что, с целью упрощени дещифратора, второй вход третьего троичного логического элемента соединен с третьей ВХОДНОЙ шиной, выход первого троичного логического элемента соединен с первыми входами четвертого и седьмого троичных логических элементов , выход второго троичного логического элемента - с. первым и вторым входами соответственно п того и седьмого троичных логических элементов,ВЫХОД третьего троичного логического элемента - с первым и вторым входами соответственно шестого и четвертого троичных логических элементов, вторые входы п того и шестого троичных логических элементов соедийены с выходом первого троичного логического элемента. Источники информа1ши, прин тые во внимание при экспертизе 1.Авторс кое свидетельство СССР N° 434405, кл. G 05 F 5/32, 1974. 2.Соколов Т. Н. и Васильев Ф. А. Ферритовые логические элементы и узлы информационных систем,Л., ЛВИКА им.чМожайского, 1970, с. 180, рис. 4.54 (прототип). fasai Фаза Фаза
JL
Иппипьм трехфазного чспто ника пи/пани)
Запись „ Ч Запись
С итыбание „о СиитыВание „ Снитыёание „ f
Фиг. 2 Такт 6 Такт 7 , Такт 8
Claims (1)
- Формула изобретения ·,.Дешифратор, содержащий троичные логические элементы, причем первая входная шина соединена с первыми входами первого, второго и третьего троичных логических элементов, второй вход первого троичного логического эле- 15 мента соединен с второй входной шиной, а второй вход второго троичного элемента с третьей входной шиной, выходы четвертого, пятого,' шестого и седьмого троичных логических элементов соединены соответственно с первой, второй го третьей и-четвертой выходными шинами, отличающийся тем, что, с целью упрощения дешифратора, второй вход третьего троичного логического элемента соединен с третьей входной шиной, выход первого троичного логического элемента соединен с первыми входами четвертого и седьмого троичных логических элементов, выход второго троичного логического элемента — с. первым и вторым входами соответственно пятого и седьмого троичных логических элементов, выход третьего троичного логического элемента — с первым и вторым входами соответственно шестого и четвертого троичных логических элементов , вторые входы пятого и шестого троичных логических элементов сое дийены с выходом первого троичного логического элемента.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782669252A SU728123A1 (ru) | 1978-10-02 | 1978-10-02 | Дешифратор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782669252A SU728123A1 (ru) | 1978-10-02 | 1978-10-02 | Дешифратор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU728123A1 true SU728123A1 (ru) | 1980-04-15 |
Family
ID=20787364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782669252A SU728123A1 (ru) | 1978-10-02 | 1978-10-02 | Дешифратор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU728123A1 (ru) |
-
1978
- 1978-10-02 SU SU782669252A patent/SU728123A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU728123A1 (ru) | Дешифратор | |
JPS55150195A (en) | Shift register with latch | |
SU702517A1 (ru) | Дешифратор | |
SU741261A1 (ru) | Преобразователь троичного кода 1,0,1 в двоичный код | |
SU1106015A1 (ru) | Дешифратор троичного кода 1,0,1 | |
SU1140240A1 (ru) | Переключатель на ферритовых логических элементах | |
SU1078619A1 (ru) | Устройство дл выполнени функции Вебба на троичных ферритовых элементах | |
SU1043639A1 (ru) | Одноразр дный двоичный вычитатель | |
SU1064468A1 (ru) | Трехзначный элемент коньюнкции | |
SU1173550A1 (ru) | Устройство дл выполнени операции "пирса | |
SU773615A1 (ru) | Преобразователь троичного кода 1,0,1 в двоичный код | |
SU750479A1 (ru) | Шифратор троичного кода 1,0,1 | |
SU1125620A1 (ru) | Дешифратор двоичного кода | |
SU991606A2 (ru) | Декодирующее устройство | |
SU669354A1 (ru) | Сумматор по модулю три | |
SU1132365A1 (ru) | Устройство дл выполнени операции "логическа равнозначность" на феррит-ферритовых троичных элементах | |
SU898619A1 (ru) | Устройство дл выполнени операции "конъюнкци на три входа" на феррит-ферритовых логических элементах | |
SU1288928A1 (ru) | Устройство дл передачи фазоманипулированного сигнала | |
SU1018251A1 (ru) | Трехзначный элемент дизъюнкции | |
SU459857A1 (ru) | Триггер =типа | |
SU1354191A1 (ru) | Микропрограммное устройство управлени | |
SU1224802A1 (ru) | Цифровой генератор гармонических функций | |
SU432487A1 (ru) | Преобразователь двоично-десятичного кода в унитарный код | |
RU1830531C (ru) | Устройство дл вычитани частот двух импульсных последовательностей | |
SU435524A1 (ru) | Множительно-делительное устройство |