SU1125620A1

SU1125620A1 - Дешифратор двоичного кода

Info

Publication number: SU1125620A1
Application number: SU833632215A
Authority: SU
Inventors: Сергей Иванович Шароватов
Original assignee: Предприятие П/Я В-2969
Priority date: 1983-08-09
Filing date: 1983-08-09
Publication date: 1984-11-23

Abstract

ДЕШИФРАТОР ДВОИЧНОГО КОДА, . содержащий первый и второй троичные логические элементы, входы сложени которых соединены соответственно с тактирующим входом и входом второго разр да дешифратора, вход первого разр да которого соединен с первым входом вычитани первого троичного логического элемента, отличающийс тем, что, с целью повышени его быстродействи , вход вычитани второго и второй вход вычитани первого троичных логических алиментов соединены соответственно с входами первого и второго разр дов дешифратора , выходы первого и второго троичных логических элементов вл ютс выходами дешифратора.

Description

Фиг.1 Изобретение относитс к автоматике и вычислительной технике и может быть ислользовано при проектировании вычислительных устройств. Известен преобразователь двоичного кода в троичный код 1,0,1, содержащий четыре троичных элемента и производ щий преобразование вх одной информации за две фазы тактового питани ГЛ . Недостатки данного устройства соето т в низком быстродействии и надежности . Наиболее близким к изобретению тех ническим решением вл етс дешифратор двоичного кода, содержащий восемь троичных логических элементов с тринадцатью межэлементными св з ми 2 . Однако известный дешифратор имеет низкое быстродействие и сложную реализацию . . Целью изобретени вл етс повыше ,ние быстродействи и упрощение дешифратора . Поставленна цель достигаетс тем, что ,в дешифраторе двоичного кода, содержащем первый и второй троичные логические элементы, входы сложени которых соединены соответственно с тактирующим входом и входом второго разр да дешифратора, вход первого . разр да которого соединен с первым 11 02 входом вычитани пердого троичного логического элемента, вход вычитани второго и второй вход вычитани первого троичных логических элементов соединены соответственно с входами первого и второго разр дов дешифратора , выходы первого и второго троичных логических элементов вл ютс выходами дешифратора. На фиг.1 приведена принципиальна схема дешифратора двоичного кода; На фиг.2 - временные диаграммы его работы. Дешифратор содержит троичные логические элементы и 2, входы 3 и 4 первого и второго разр дов соответственно, тактирующий вход 5 и выходы 6 и 7. Кроме того, диаграммы 8-10 - соответственно первой, второй и третьей фаз тактового питани дешифратора, диаграммы 11 и 12соответственно на входах 3 и 4 дешиф ратора , диаграммы 13 и 14 - соответственно сигналов на выходах элементов 1 и 2 (фиг.2). Депмфратор содержит два троичных логических элемента, которые выполн ют определенные операции (табл.1). Операции образуют функционально полную систему логических функций и могут быть реализованы, например, на ферритовых логических элементах. Таблица 1

О

±1

О ±1

11

О О ±1

±1

±1 О

О i1

о

Вход сложени

Гпервый (второй

Вход вычиГвторой тани

1 пер вый Система тактового питани дешифратора трехфазна , при этоМ входна комбинаци сигналов на входах 3 и 4 . поступает через три фазы Ходим такт) передачи информации. Тактовым импульсом второй фазы считываетс информаци с элементов 1 и 2. Импульсы поступают на входы во врем тактового импульса первой фазы, на вход 5 поступают .импульсы положительные или отрицательные.с тактовой частотой. На входы 3 и 4 дешифратора подаютс кодовые комбинации в Двоичном коде (по входу 3 с весом 2, по входу 4 с весом 2 ), при этом на одном из выходов 6 или 7 дешифратора (на выходах элементов 1 и 2) по вл етс сигнал положительной или отрицательной пол рности, однозначно -соответствующий входной комбинации сигналов. При подаче двоичного кода на входы 3 и 4 1 представл етс сигналом положительной или отрицательной пол рности а О - отсутствием сигнала. Двухзначна информаци с входов 3 и 4 преобразуетс в трехзначную информацию на выходах 6 и 7 (табл.2). Таблица 2 Пол рность сигнаКодова комбинаци сигналов лов на выходах на входах

Продолжение табл.1 Продолжение табл.2 . Кодова комПол рность сигнаринаци сигналов лов на выходах на входах функционирование дешифратора в соответствии с входной кодовой комбинацией (00) осуществл етс следующим образом (фиг. 1 и 2) . Тактовьм импульсом первой фазы первого такта согласно логике работы элемента (табл.1) по тактирующему входу 5 записьшаетс +1 на вход сложени элемента 1, импульсом второй фазы положительный сигнал с выхода элемента 1 (выход 6) поступает на выход депшфратора, образу сигнал, соответствующий входной комбинации (00). Аналогично происходит преобразование последующих входных кодовых комбинаций (табл.2). Использование предлагаемого преобразовател обеспечивает по сравнению с известным, повышение быстродействи в три раза, поскольку преобразование сигналов происходит за одну фазу тактового питани , а в известном - за три фазы, упрощение и повьппение надежности за счет сокращени оборудовани на шесть элементов.

мпульс1 1 щрелфазП ного источника питани

Запись, Запись,,-/

Считывание,, О Считывание „ /

Считы ание, 1

Claims

ДЕШИФРАТОР ДВОИЧНОГО КОДА, . содержащий первый и второй троичные логические элементы, входы сложения которых соединены соответственно с тактирующим входом и входом второго разряда дешифратора, вход первого разряда которого соединен с первым входом вычитания первого троичного логического элемента, отличающийся тем, что, с целью повышения его быстродействия, вход вычитания второго и второй вход вычитания первого троичных логических элементов соединены соответственно с входами первого и второго разрядов дешифратора, выходы первого и второго троичных логических элементов являются выходами дешифратора.

Фиг.1