SU1171781A1 - Последовательный двоичный вычитатель - Google Patents
Последовательный двоичный вычитатель Download PDFInfo
- Publication number
- SU1171781A1 SU1171781A1 SU843705066A SU3705066A SU1171781A1 SU 1171781 A1 SU1171781 A1 SU 1171781A1 SU 843705066 A SU843705066 A SU 843705066A SU 3705066 A SU3705066 A SU 3705066A SU 1171781 A1 SU1171781 A1 SU 1171781A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- input
- ternary logic
- inputs
- elements
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
ЦОСЛЕДОВАТЕЛЬНЬЙ ДВОИЧНЫЙ ВЫЧИТАТЕЛЬ, содержащий четыре троичных логических элемента, причем первые входы первых групп первого и второго троичных логических элементов соединены между собой, первые входы вторых групп первого и второго троичных логических элементов соединены между собой, выход первого троичного логического элемента соединен с первым и вторым входами первой группы третьего и первым входом первой группы четвертого троичных логических элементов, выход четвертого троичного логического элемента соединен с вторыми входами первых групп первого и второго троичных логических элементов и шиной заема вычитател , выход второго троичного логического элемента соединен с первым входом второй группы третьего троичного логического элемента выход третьего троичного логического элемента соединен с шиной результата вычитател , тактова шина и шина обнулени вычитател соединены с вторым i входом второй группы второго и первым входом второй группы четвертого троич (Л ных логических элементов соответственно ,о тли чающийс тем,что, с целью сокращени количества оборудовани , шины уменьшаемого и вычитаемого вычитател соединены с первым входом второй группы и первым входом первой группы первого троичного логического элемента соответственно. .
Description
1117 Изобретение относитс к области вычислительной техники и может быть использовано при проектировании сумматоров и вычитателей цифровых вычислительных устройств. Целью изобретени вл етс сокраще ние количества оборудовани . На фиг. 1 представлена функциональна схема последовательного двоично го вычитател ; на фиг. 2 - временна диаграмма его раёоты при вычитании п тиразр дного , двоичного числа 101100 (|-22|(,) из п тиразр дного двоичного числа 010112 (+11 10 ) и условные обозначени . Последовательный двоичный вычитатель содержит троичные логические элементы 1-4, шины 5-10 уменьшаемого , вычитаемого, тактова , обнулени , результата и заема соответственно. 2 Шина 5 соединена с первыми входами вторых групп элементов 1 и 2. Шина 6 соединена с первыми входами первых групп элементов 1 и 2. Шины 7 и 8 соединены с вторым входом вто- 2 рой группы элемента 2 и первым входом второй группы элемента 4 соответственно . . Выход элемента 1 соединен с первым и вторым входами первой группы элемента 3 и первым входом первой группы элемента 4. Выходы элементов 2 и 3 соединены с первым входом второй группы элемента 3 и шиной 9 соответственно. Выход элемента А соединен с вторыми входами первых групп элементов 1 и 2 и шиной 10. Система тактового питани двоич ,ного вычитател трехфазна , при этом 40 каждый следующий разр д на шину уменьшаемого или шину вычитаемого поступает через три фазы (один такт). На фиг. 2 обозначены диаграммы 11-13, соответственно импульсов 45 первой, второй и третьей фаз тактового питани двоичного вычитател , диаграммы 14-16 соответственно сигналов на шинах 5,6 и 8, диаграммы 17-20 соответственно сигналов на выходах 50 элементов 1-4. На шины 5-8 поступают сигналы во врем тактового импульса первой . фазы.На шины 5,6,9 и 10 поступают младшими разр дами вперед соответ- 55 ственно разр ды уменьшаемого, вычитаемого , результата и заема в двоичном коде, причем 1 представл етс 1 сигналом положительной пол рности, а О - отсутствием сигнала. На шину 7 поступают сигналы положительной пол рности с тактовой частотой и при отсутствии информации на первом и втором входах первой группы и на первом входе второй группы элемента 2 он вл етс генератором сигналов отрицательной пол рности. На шину 8 поступает сигнал положительной пол рности (сигнал обнулени ) во врем поступлени старших разр дов уменьшаемого и вычитаемого. Тактовыми импульсами второй и третьей фаз считываетс информаци с элементов 1 и 2, 3 и 4 соответственно. Двоичный вычитатель выполнен на четырех троичных логических элементах , каждый из которых выполн ет троичные операции (таблица), которые образуют полную систему логических функций. Первый и второй входы группы элемента- логически эквивалентны между собой. +10 0+1 +1 +1 О О +1 О О +1 +1 +1 О О Продолжение таблицы Рассмотрим.работу одноразр дного двоичного вычитател на примере вычи тани положительного числа 22,о из п ложительного числа 1 1 ,Q , представленных в виде двоичных п тиразр дных чисел. Уменьшаемое число 11,Q предст л етс сигналами положительной пол ности в первом, втором и четвертом разр дах и отсутствием сигналов в третьем и п том разр дах. Вычитаемое число 22 |(j представл етс сигнгшами положительной пол рности во втором, третьем и п том разр дах и отсутствием сигналов в первом и четвертом разр дах. Во врем тактового импульса пер вой фазы первого такта положительнь сигнал (первый разр д уменьшаемого )через шину 5 подаетс на первые входы вторых групп элементов 1 и 2, а положительный сигнал через шину 7 подаетс на второй вход второй группы элемента 2. Импульсом второй фазы с элемента 1 считываетс отрицательный сигнал, который передаетс на второй вход первой группы элемента 3. Импульсом третьей фазы с элемента 3 считываетс положительный сигнал, который передаетс на шину 9, образу первый разр д результата вычитан.и , Во врем тактового импульса первой фазы второго такта положительный сигнал (второй разр д умень шаемого ) через шину 5 подаетс на первые входы вторых групп элементов 1 и 2, положительный сигнал (второй разр д вычитаемого) через шину 6 подаетс на первые входы первых групп элементов 1 и 2, а положи1 1 шину 7 подаеттельный сигнал с на второй вход второй группы элемента 2. Во врем тактового импульса первой фазы третьего такта положительный сигнал (третий разр д вычитаемого ) через шину 6 подаетс на первые входы первых групп элементов 1 и 2, а положительный сигнал через шину 7 подаетс на второй вход второй группы элемента 2.Импульсом . второй фазы с элемента 1 считываетс положительный сигнал,который передаетс на первые входы первых групп элементов 3 и 4. Импульсом третьей фазы с элемента 3 считываетс положительный сигнал, который передаетс па шипу 9, образу третий разр д результата вычитани , а с элемента 4 считываетс положительный сигнал, который передаетс на шину 10 и вторые входы первых групп элементов 1 и 2. . Во врем тактового импульса пер- , вой фазы четвертого такта положительный сигнал (четвертый разр д уменьшаемого) через шину 5 подаетс на первые входы вторых групп элементов 1 и 2, а положительный сигнал через шииу 7 подаетс на второй вход второй группы элемента 2. Во врем тактового импульса первой фазы п того такта положительный сигнал (п тый разр д вычитаемого ) через шину 6 подаетс на первые входы первых групп элементов 1 и 2, положительные сигналы через шины 7 и 8 подаютс на второй вход второй группы элемента 2 и первый вход второй группы элемента 4. Импульсом второй фазы с элемента 1 считываетс положительньй сигнал, который передаетс на первые входы первых групп элементов 3 и 4. Импульсом третьей фазы с элемента 3 считываетс положительный сигнал, который передаетс на шину 9, образу п тый разр д результата вьшнтани . Таким образом, на шину результата. поступает отрицательное число - 11,, представленное положительньми сигналами в первом, третьем и п том разр дах и.отсутствием сигналов во втором и четвертом разр дах.
imanrnZmaKmSmaicm такт 5та к т
Фиг. 2.
гп t nynbcb) трекфаз ного источника питани
-JL Запись., - Запись,,-/ Считы ёание „ О А Считывание „ /
Считывание „-1
Claims (1)
- ПОСЛЕДОВАТЕЛЬНЫЙ ДВОИЧНЫЙ ВЫЧИТАТЕЛЬ, содержащий четыре троичных логических элемента, причем первые входы первых групп первого и второго троичных логических элементов соединены между собой, первые входы вторых групп первого и второго троичных логических элементов соединены между собой, выход первого троичного логического элемента соединен с первым и вторым входами первой группы третьего и первым входом первой группы четвертого троичных логических элементов, выход четвертого троичного логического элемента соединен с вторыми входами первых групп первого и второго троичных логических элементов и шиной заема вычитателя, выход второго троичного логического элемента соединен с первым входом второй группы третьего троичного логического элемента, выход третьего троичного логического элемента соединен с шиной результата вычитателя, тактовая шина и шина обнуления вычитателя соединены с вторым с входом второй группы второго и первым S входом второй группы четвертого троичных логических элементов соответственно,о тли чающийся тем,что, с целью сокращения количества обору дования, шины уменьшаемого и вычита- К емого вычитателя соединены с первым входом второй группы и первым входом первой группы первого троичного логи- ; ческого элемента соответственно.+18год 1гр 26»од !гр. 28ход 2 гр1В»од 2 гр <Риг!
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843705066A SU1171781A1 (ru) | 1984-02-20 | 1984-02-20 | Последовательный двоичный вычитатель |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843705066A SU1171781A1 (ru) | 1984-02-20 | 1984-02-20 | Последовательный двоичный вычитатель |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1171781A1 true SU1171781A1 (ru) | 1985-08-07 |
Family
ID=21105178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843705066A SU1171781A1 (ru) | 1984-02-20 | 1984-02-20 | Последовательный двоичный вычитатель |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1171781A1 (ru) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2621375C1 (ru) * | 2015-12-08 | 2017-06-02 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Двоичный вычитатель |
RU2629453C1 (ru) * | 2016-04-19 | 2017-08-29 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Двоичный вычитатель |
RU2709653C1 (ru) * | 2019-03-11 | 2019-12-19 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Двоичный вычитатель |
-
1984
- 1984-02-20 SU SU843705066A patent/SU1171781A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 824205, кл. G 06 F 7/50, 1979. Авторское свидетельство СССР № 811249 кл. G 06 F 7/50, 1978. Авторское свидетельство СССР № 1124289, кл. G 06 F 7/50, 1983. * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2621375C1 (ru) * | 2015-12-08 | 2017-06-02 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Двоичный вычитатель |
RU2629453C1 (ru) * | 2016-04-19 | 2017-08-29 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Двоичный вычитатель |
RU2709653C1 (ru) * | 2019-03-11 | 2019-12-19 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Двоичный вычитатель |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1346698A (en) | Digital filter | |
SU1171781A1 (ru) | Последовательный двоичный вычитатель | |
SU1043639A1 (ru) | Одноразр дный двоичный вычитатель | |
SU1171782A1 (ru) | Сумматор-вычитатель | |
SU1137461A1 (ru) | Троичный сумматор | |
SU953637A1 (ru) | Троичный сумматор | |
SU369715A1 (ru) | Троичный потенциальный триггер | |
SU1124289A1 (ru) | Одноразр дный двоичный вычитатель | |
SU1125620A1 (ru) | Дешифратор двоичного кода | |
SU1348997A1 (ru) | Реверсивный счетчик импульсов | |
SU1689944A1 (ru) | Устройство дл умножени троичного кода на два | |
SU1273919A1 (ru) | Устройство дл сложени в двоичной и в двоично-дес тичной системе счислени | |
SU1324109A1 (ru) | Реверсивный счетчик импульсов | |
SU1383444A1 (ru) | Асинхронный последовательный регистр | |
SU440795A1 (ru) | Реверсивный двоичный счетчик | |
SU773615A1 (ru) | Преобразователь троичного кода 1,0,1 в двоичный код | |
SU1181155A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU857976A1 (ru) | Двоичный сумматор | |
SU782166A1 (ru) | Двоичный п-разр дный счетчик импульсов | |
SU1322256A1 (ru) | Устройство дл сортировки информации | |
SU1167737A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
SU1564616A1 (ru) | Параллельный накапливающий сумматор | |
SU1598172A1 (ru) | Четырехразр дный двоичный реверсивный счетчик | |
SU1160562A1 (ru) | Реверсивный счетчик импульсов | |
SU1591001A1 (ru) | Параллельный сумматор |