SU1171782A1 - Сумматор-вычитатель - Google Patents

Abstract

СУММАТОР-ВЫЧИТАТЕЛЬ, содержащий восемь троичных логических элементов , причем первый вход первой группы первого троичного логического элемента соединен с входом первого слагаемого сумматора-вычитател , выход первого троичного логического элемента соединен с первым и вторым входами первой группы второго и с первым входом первой группы третьего троичных логических элементов, первый вход второй группы первого и первый вход первой группы четвертого троичных логических элементов соединены с входом второго слагаемого сумматора-вычитател , выход третьего троичного логического элемента соединен с первым входом первой группы п того троичного логического элемента , выход которого подключен к первому , входу второй группы шестого троичного логического элемента, выход которого соединен с первым входом второй группы второго троичного логического элемента, выход четвертого троичного логического элемента соединен с первым входом первой группы седьмого троичного логического элемента , первый вход второй груп-, пы которого подключен к выходу восьмого троичного логического элемента, первый вход первой группы которого соединен с шиной сброса сумматора-вычитател , отличающийс  тем, что, с целью прощени  конструкции и повышени  быстродействи  второй вход второГ; группы первого троичного логического элемента соединен с выходом п того троичного логического элемента , второй вход первой группы которого подключен к выходу седьмого и к второму входу первой группы четверто (Л го троичных логических элементов, выход второго троичного логического с элемента соединен с выходом суммы сумматора-вычитател , второй вход первой группы третьего троичного логического элемента соединен с выходом восьмого троичного логического элемента, первый вход первой группы которого соединен с первым входом ч второй группы третьего троичного логического элемента, второй вход с: второй .группы которого подключен к первому входу второй группы четвертого , к первому входу первой группы шестого троичньк логических элементов и к тактовой шине сумматоравычитател , вторые входы первой и второй групп шестого троичного логического элемента соединены соответственно с первым входом первой группы первого и с первым входом первой группы четвертого троичных логических элементов, вторые входы первой и второй групп седьмого троичного логического элемен

Description

та соединены соответственно с первым входом первой группы первого троичного логического элемента и с выходом четвертого троичного

логического элемента, второй вход первой группы восьмого троичного логического элемента соединен с шиной управлени  сумматора - вычитател  .

Изобретение относитс  к области вычислительной техники и может быть использовано в вычислительных устройствах и устройствах дискретной автоматики. Целью изобретени   вл етс  упрощение конструкции и повышение быстро действи  сумматора-вычитател . На фиг. 1 представлена функциональна  схема сумматора вычитател ; на фиг, 2 - временна  диаграмма его работы. Сумматор-вычитатель содержит троичные логические элементы 1-8 и имеет входы 9 и 10 слагаемых; тактовую шину 11, шину 12 сброса, шину 13 управлени  и выход 14 суммы. На входы 9 и 10 поступают младшими .раз р дами операнды, причем 1 предста л етс  сигналом положительной пол рности , а О - отсутствием сигнала . По шине 11 поступают сигналы положительной пол рности с тактовой частотой. По шине 12 поступает сигна положительной пол рности (сигнал сброса) во врем  поступлени  старших (знаковых) разр дов на входы 9 и 10. Если на шину 13 подаютс  сигналы положительной пол рности, то сумматор-вычитатель работает в режиме вы читани , т.е. вход 9  вл етс  входом уменьшаемого, а вход 10 - входом вычитаемого. Если на шине 13 отсутст вуют сигналы, то сумматор-вычитател работает в режиме суммировани , т. входы 9 и 10  вл ютс  входами слагаемых . Тактовыми импульсами второй и третьей фаз считываетс  информаци  с элементов 1-4 и 5-7, соответственно . Рассмотрим работу сумматора-вычи тател  на примере вычитани  из пол жительного трехразр дного числа 001(,д) отрицательного трехразр дного числа 110 (-2,о). Уменьшаемое число 001 представл етс  сигналами положительной пол рности в первом разр де и отсутствием сигналов во втором и третьем (знаковом ) разр дах. Вычитаемое число 110 представл етс  сигналами положительной пол рности во втором и третьем (знаковом) разр дах и отсутствием сигнала в первом разр де. Во врем  тактового импульса первой фазы первого такта положительный сигнал (певьшш разр д уменьшаемого ) с входа 9 подаетс  на первью входы элементов 1 и 3 и вход элемента 6, положительный сигнал через шину 11 подаетс  на входы элементов 2 и 7 и вход элемента 3, а положительный сигнал через шину 13 подаетс  на вход элемента 4.Импульсом второй фазы с элемента 1 считаетс  положительный сигнал, который подаетс  на вход элемента 5, с элемента 2 считываетс  отрицательный сигнал,который подаетс  на вход элемента 6,. а с элемента 4 считываетс  положительный сигнал, который подаетс  на входы элементов 6 и 7. Импульсом третьей фазы с элемента 5 считываетс  положительный.сигнал, который передаетс  на выход 14, образу  первый разр д результата вычитани . Во врем  тактового импульса первой фазы второго такта положительный сигнал (второй разр д вычитаемого ) с входа 10 подаетс  на входы элементов 1-3, положительный сигнал через шину 11 подаетс  на .входы элементов 2, 7 и 3, а положительный сигнал через шину 13 подаетс  на вход элемента 4. Импульсом второй фазы с элемента 1 считьгоаетс  отрицательный сигнал, который подаетс  на входы элементов 5 и 7, а с элемента 4 считываетс  положительный сигнал,который подаетс  на вхо3 ды элементов 6 и 7. Импульсом трет ей фазы с элемента 5 считываетс  положительный сигнал, который пер даетс  на шину 14, образу  второй разр д результата вычитани , а с зл мента 7 считываетс  положительный сигнал, котрый подаетс  на вход эле мента 8. Во врем  тактового импульса первой фазы третьего такта положитель ный сигнал (третий разр д вычитаемого ) с входа 10 подаетс  на входы элементов 1-3, положительный сигнал через тину 11 подаетс  на входы элементов 2, 7 и 3, положительный сигнал через шину 12 подаетс  на входы элементов 4 и 7, положительный сигнал через шину 13 подаетс  на вход- элемента 4, ас элемента 8 считываетс  положительный сигнал, который передаетс  на входы элементов 1 и 3. Импульсом второй фазы с элемента 1 считываетс  отрицательный сигнал, который 824 подаетс  на входы элементов 5 и 7, с элемента 3 считываетс  отрицательный сигнал, который подаетс  на вход элемента 5, а с элемента 4 считываетс  положительный сигнал, который подаетс  на входы элементов 6 и 7. Таким образом, на выход 14 поступает результат вьгаитани  - положительное число +3{Q , представленное положительными сигналами в первом и втором разр дах. А алогично, в соответствии с фиг. 1 и 2, производитс  вычитание положительного числа +IKJ из положительного числа +3|о (такты 4-6) и сложение положительного числа +1i с отрицательным числом -1 ты 7-9). Сумматор-вычитатель позвол ет получить алгебраическую сумму и разность чисел, представленных в дополнительном или обратном кодах .

Claims (1)

1. СУММАТОР-ВЫЧИТАТЕЛЬ, содержащий восемь троичных логических элементов, причем первый вход первой группы первого троичного логического элемента соединен с входом первого слагаемого сумматора-вычитателя, выход первого троичного логического элемента соединен с первым и вторым входами первой группы второго и с первым входом первой группы третьего троичных логических элементов, первый вход второй группы первого и пер-’ выи вход первой группы четвертого троичных логических элементов соединены с входом второго слагаемого сумматора-вычитателя, выход третьего троичного логического элемента соединен с первым входом первой группы пятого троичного логического элемента, выход которого подключен к первому. входу второй группы шестого троичного логического элемента, выход которого соединен с первым входом второй группы второго троичного логического элемента, выход четвертого троичного логического элемента соединен с первым входом первой группы седьмого троичного логического элемента; первый вход второй труп-, пы которого подключен к выходу восьмого троичного логического элемента, первый вход первой группы которого соединен с шиной сброса сумматора-вычитателя, отличающийся тем, что, с целью упрощения конструкции и повышения быстродействия второй вход второй группы первого троичного логического элемента соединен с выхо дом пятого троичного логического элемента, второй вход первой группы которого подключен к выходу седьмого и к q „ <о второму входу первой группы четверто- ~ го троичных логических элементов, выход второго троичного логического элемента соединен с выходом суммы сумматора-вычитателя, второй вход первой группы третьего троичного логического элемента соединен с выходом восьмого троичного логического элемента, первый вход первой группы которого соединен с первым входом второй группы третьего троичного логического элемента, второй вход второй .группы которого подключен к первому входу второй группы четвертого, к первому входу первой группы шестого троичных логических элементов и к тактовой шине сумматоравычитателя, вторые входы первой и второй групп шестого троичного логического элемента соединены соответственно с первым входом первой группы первого и с первым входом первой группы четвертого троичных логических элементов, вторые входы ''первой и второй групп седьмого троичного логического элеменSU1171782 та соединены соответственно с первым входом первой группы первого троичного логического элемента и с выходом четвертого троичного логического элемента, второй вход первой группы восьмого троичного логического элемента соединен с шиной управления сумматора - вычитателя .