SU1689944A1 - Устройство дл умножени троичного кода на два - Google Patents

Устройство дл умножени троичного кода на два Download PDF

Info

Publication number
SU1689944A1
SU1689944A1 SU884372810A SU4372810A SU1689944A1 SU 1689944 A1 SU1689944 A1 SU 1689944A1 SU 884372810 A SU884372810 A SU 884372810A SU 4372810 A SU4372810 A SU 4372810A SU 1689944 A1 SU1689944 A1 SU 1689944A1
Authority
SU
USSR - Soviet Union
Prior art keywords
ternary
input
inputs
output
summing
Prior art date
Application number
SU884372810A
Other languages
English (en)
Inventor
Сергей Иванович Шароватов
Павел Александрович Грушичев
Юрий Яковлевич Акишев
Original Assignee
Предприятие П/Я В-2969
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2969 filed Critical Предприятие П/Я В-2969
Priority to SU884372810A priority Critical patent/SU1689944A1/ru
Application granted granted Critical
Publication of SU1689944A1 publication Critical patent/SU1689944A1/ru

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

Изобретение относитс  к устройствам дл  выполнени  математических операций и может быть использовано дн  умножени  в логических узлах информационных систем с импульсными входами и выходами. Целью изобретени   вл етс  сокращение аппаратурных затрат . Устройство дл  умножени  троичного кода содержит п ть троичных элементов 1-5, информационный 6 и тактовый 7 входы и выход 8. На вход 6 поступает младшими разр дами вперед код в троичной системе счислени , а на выход 8 - результат умножени  числа на два 2 илс, 1 табл«

Description

Фи. 1
00 Ю
ю
Јь
4
Изобретение относитс  к устройствам дл  выполнени  математических операций и может быть использовано дл  умножени  в логических узлах информационных систем с импульсными входами и выходами.
Целью изобретени   вл етс  сокращение аппаратурных затрат.
Устройство умножени  троичного кода на два выполнено на п ти троичных- , элементах, каждый из которых выполн ет троичные операции, указанные в таблице о Суммирующие входы .троичных элементов эквивалентны вычитающим входам, за исключением знака выходного импульса, который  вл етс  противоположным, а первый и второй суммирующие (вычитающие) входы эквивалентны между собой„
На фиг„1 представлена функциональна  схема устройства дл  умножени  Троичного кода на два; на фиг.2 - временные диаграммы его работы
Устройство дл  умножени  троичного кода содержит п ть троичных элемен- фов 1-5, информационный 6 и тактовый 7 входы устройства и выход 8 устройства ,,
Система тактового питани  устройства трехфазна . Тактовым импульсом первой фазы поступают положительные и отрицательные импульсы на вход 6, положительные импульсы (с тактовой частотой) - на вход 7, а также счить наетс  информаци  с элемента 5. Тактовыми импульсами второй и третьей фаз считываетс  информаци  с элементов 1,2 и 3,4.
На фиг,2 показаны временные диаграммы 9-11 соответственно первой - третьей фаз тактового питани , вре
10
15
20
25
30
45
35
50
55
менна  диаграмма 12 импульсо в на входе 6, временные диаграммы 13-17 импульсов записи и считывани  соответственно с элементов 1-5„
На вход 6 устройства поступает младшими разр дами вперед код в троичной системе счислени  с цифрами +1,0-1 (импульсы положительной и отрицательной пол рностей), где знак - числа определ етс  знаком старшего разр да: .3°+А2.3 +А2-32+... . На выход 8 устройства поступает результат умножени  на два.
На фиг.2 в первом и втором тактах показана временна  диаграмма умножени  числа +1«3°+(-1)«3( над два, результат умножени  равен (-1)3°+ + (1) .
Устройство работает следующим образом .
При поступлении положительного импульса (первого разр да числа) на вход 6 тактовым импульсом первой фазы первого такта согласно логике работы, записанной в таблице, он передаетс  на первый вычитающий вход элемента 1, а также положительный импульс с входа 7 передаетс  на первые складывающие входы элементов 1 и 2, тактовым импульсом второй фазы положительный импульс с элемента 2 передаетс  на первый вычитающий вход элемента 3 и первый суммирующий вход элемента 4, тактовым импульсом третьей фазы отрицательный импульс (первый разр д результата умножени ) и положительный импульс с элемента 3 и 4 - соответст венно на вход 8 и первый вычитающий вход элемента 5, Тактовым импульсом первой фазы второго такта отрицательный импульс с элемента 5 передаетс  на второй вычитающий вход элемента 2,отрицательный импульс с входа 6 - на первый вычитающий вход элемента 2, а положительный импульс с входа 7 - на первые суммирующие входы элементов 1 и 2. Тактовым импульсом второй фазы положительный и отрицательный импульсы с элементов 1 и 2 передаютс  соответственно на первый суммирующий вход элемента 3, первый вычитающий вход элемента 4 и третий, второй вычитающие входы элемента 3, тактовым импульсом третьей фазы отрицательный импульс с элемента 3 - на выход 8 (второй разр д результата умножени ) .
51689944
фиг.2 в четвертом - дев том такказана временна  диаграмма умночисла (-1)-3°+(-1) 32+1.Зэ+ 98,ю на два, результат умножени  1 3%(-1),3 +1.32 + 1-33 + (-1) Зф+ 5 ). Устройство работает ично.
в т с л це вы JQ со вы эл вт да j 5 и и вы су эл 20 тр тр щи пе

Claims (1)

  1. Формула изобретени 
    Устройство дл  умножени  троичного кода на два, содержащее п ть троичных элементов, причем информационный вход устройства соединен с первыми вычитающими входами первого и второго троичных элементов, первые суммирующие входы которых соединены между собой, выход первого троичного элемента соединен с первым и вторым суммирующими входами третьего троичного элемента и первым вычитающим входом четвертого троичного элемента, первый суммирую
    щий вход которого соединен с выходом второго троичного элемента и первым и вторым вычитающими входами третьего троичного элемента, вьгход которого соединен с выходом устройства, отличающеес  тем, что, с целью сокращени  аппаратурных затрат, выход четвертого троичного элемента Q соединен с первыми суммирующим и вычитающим входами п того троичного элемента, выход которого соединен с вторыми суммирующим и вычитающим входами четвертого троичного элемента и вторыми вычитающими входами первого и второго троичных элементов, тактовый вход устройства соединен с первым суммирующим входом второго троичного элемента, выход которого соединен с 0 третьим вычитающим входом третьего троичного элемента, третий суммирующий вход которого соединен с выходом первого троичного элемента.
    ,-.8-u, ..-..
    ПIIТ П IП 1
    16
    17
    .. считывание -/
    запись -/
    Фиг. . зопись «
    .8-u,
    ..-..
    ILDL
    П
SU884372810A 1988-02-01 1988-02-01 Устройство дл умножени троичного кода на два SU1689944A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884372810A SU1689944A1 (ru) 1988-02-01 1988-02-01 Устройство дл умножени троичного кода на два

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884372810A SU1689944A1 (ru) 1988-02-01 1988-02-01 Устройство дл умножени троичного кода на два

Publications (1)

Publication Number Publication Date
SU1689944A1 true SU1689944A1 (ru) 1991-11-07

Family

ID=21353379

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884372810A SU1689944A1 (ru) 1988-02-01 1988-02-01 Устройство дл умножени троичного кода на два

Country Status (1)

Country Link
SU (1) SU1689944A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 4295560/24, кл„ G 06 F 7/49, 11.08.87. Авторское свидетельство СССР № 4345878, кл. G 06 F 7/49, -17.t2.-87. *

Similar Documents

Publication Publication Date Title
SU1689944A1 (ru) Устройство дл умножени троичного кода на два
SU1587495A1 (ru) Устройство дл умножени троичного кода на два
SU1495783A1 (ru) Устройство дл умножени троичного кода на два
SU1171782A1 (ru) Сумматор-вычитатель
SU1171781A1 (ru) Последовательный двоичный вычитатель
SU1087973A1 (ru) Генератор функций Хаара
SU1403357A1 (ru) Цифровой временной дискриминатор
SU790346A1 (ru) Счетчик импульсов
SU1140118A1 (ru) Устройство дл вычислени квадратного корн
SU1432502A1 (ru) Устройство дл сравнени чисел
SU1674169A1 (ru) Генератор гармонических функций
SU1277095A1 (ru) Устройство дл суммировани @ @ -разр дных двоичных чисел
SU1386989A2 (ru) Устройство дл сортировки информации
SU435519A1 (ru) Преобразователь двоично-десятичного в двоичный и обратнокода
SU479109A1 (ru) Устройство дл сравнени двоичных чисел
SU1266000A1 (ru) Реверсивный счетчик импульсов
SU1367163A1 (ru) Преобразователь последовательного двоичного кода в число-импульсный код
SU1285605A1 (ru) Кодовый преобразователь
SU1160562A1 (ru) Реверсивный счетчик импульсов
SU1338093A1 (ru) Устройство слежени за задержкой кодовой последовательности
SU1196851A1 (ru) Управл емый логический модуль
SU1322256A1 (ru) Устройство дл сортировки информации
SU1562966A1 (ru) Устройство дл выбора асинхронных сигналов по критерию М из N
SU1451698A1 (ru) Устройство дл формировани остатка по произвольному модулю от числа
SU1411738A1 (ru) Цифровой функциональный преобразователь