SU911535A1 - Устройство дл перебора соединений - Google Patents
Устройство дл перебора соединений Download PDFInfo
- Publication number
- SU911535A1 SU911535A1 SU782619268A SU2619268A SU911535A1 SU 911535 A1 SU911535 A1 SU 911535A1 SU 782619268 A SU782619268 A SU 782619268A SU 2619268 A SU2619268 A SU 2619268A SU 911535 A1 SU911535 A1 SU 911535A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- group
- counter
- outputs
- output
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Description
I
Устройство относитс к цифровой вычислительной технике и может быть применено в вычислительных устройствах , решающих комбинаторные задачи .
Известен метод перебора таких соединений, как перестановка кодов на ЭВМ 1.
Однако это св зано с нерациональным использованием дорогосто щего машинного времени.
Наиболее близкое к предлагаемому по техническому решению вл етс устройство дл перебора соединений, содержащее (п-1) счетчиков, где VI число переставл емых кодов, первый и второй элемент И, первую группу элементов ИШ, элемент задержки, при этом выход переноса i-го счетчика (..,п), кроме последнего, соединен со входом (i +1)-го счетчика, вход первого счетчика подключен к выходу первого элемента И, И запоминающих элементов, первую и.вторую
Группы элементов И, причем входы запоминающих элементов подключены к выходам элементов И первой группы , первый вход первого элемента И которой подключен к выходам элементов И второй группы, первые входы остальных элементов И первой группы подключены к выходам (i-l)-ro запоминающего элемента, выходы запоминающих элементов, начи10 на со второго, подключены к первым входам элементов И второй группы 2.
Недостатком этого устройства вл етс невозможность реализации пе15 рестановки кодов.
Цель изобретени - расширение класса решаемых задач за счет возможности перебора всевозможных перестановок кодов.
20
Указанна цель достигаетс тем, что в устройство дл перебора соединений , содержащее (п-1) счетчиков, где К - число переставл емых кодов,.
39
первый и второй элементы И, первую группу элементов ИЛИ, элемент задержки , при этом выход переноса /-го счетчика (..«n), кроме последнего , соединен со входом (1+1)-го счетчика, вход первого счетчика подключен к выходу первого элемента И, И запоминающих элементов и первую и вторую группы элементов И, причем входы запоминающих элементов подключены к выходам элементов И первой группы, первый вход первого элемента И которой подключен к выходам эле-. ментов И второй группы, первые входы остальных элементов И первой группы подключены к выходам (i-l)-ro запоминающего элемента, выходы запоминающих элементов, начина со второго, подключены к первым входам элементов И второй группы, содержит третью, четвертую и п тую группы элементов И, группу элементов ШМ-НЕ, переключатель , элемент ИЛИ-НЕ, вторую группу элементов ИЛИ, первые входы j-ых элементов которой ,n-1 и второй вход (n-J)-ro св заны со вторыми входами k-ых: (.on) элементов И второй группы и через i-ые элементы И третьей группы - с выходами -1-ых элементов ШМ первой группы, подключенными к пр мым выходам разр дов соответствующих счетчиков, а вторые входы i-ых элементов ИЛИ второй группы подключены к выходам (1+1)-ых-элементов ИЛИ второй группы и ко вторым входам k-ых элементов И первой группы , выход первого элемента ИЛИ второй группы подключен ко вторым входам первого и второго элементов И первой группы, инверсные выходы первых разр дов и пр мые выходы остальных разр дов счетчиков подключены к входам элементов ИЛИ-НЕ, выходы которых подключены к первым входам элементов И четвертой группы, выходы которых подключены через элемент задержки к инверсным входам элементов И п той группы, пр мые входы которых св заны с выходами соответствующих запоминающих элементов, а выходы переноса счетчиков, кроме первого, соединены через элемент ИЛИ-НЕ с первым входом первого элемента И, а через переключатель - с первым входом .второго элемента И, выходы переноса счетчиков, кроме последнего, соединены со вторыми входами соответствующих элементов И третьей и четвертой групп, осталь5 ,4
ные входы которых св заны со вторым входом первого элемента И, со входом синхронизации счетчиков и инверсным выходом второго элемента И, второй вход которого подключен ко входу устройства , выходами устройства вл ютс выходы элементов И п той группы.
На чертеже представлена блок-схема предлагаемого устройства,
Блок-схема содержит счетчик 1,
выходы устройства 2, первый 3 и второй 4 элементы И, первую группу элементов ИЛИ 5, вход устройства 6 элемент 7 задержки, запоминающие элементы 8, первую группу элементов И 9, вторую группу элементов И 10 третью группу элементов И I1, четвертую группу элементов И 12, п тую группу элементов И 13 группу элементов ИЛИ-НЕ 14, элемент
ИЛИ-НЕ 15, переключатель 16, вторую группу элементов ИЛИ 17, вход синхронизации счетчиков 18, распределитель 19 импульсов, объедин ющий запоминающие элементы 8, первую группу элементов И 9, вторую группу элементов И 10, п тую группу элементов И 13,: вторую группу элементов ИЛИ 17.
Устройство работает следующим образом .
Перед началом работы в запоминающие элементы В распределител импульсов 19 записываютс коды, соответствующие переставл емым объектам, С помощью переключател 16 задаетс количество переставл емых объектов , при.этом количество счетчиков 1, подключенных через переключатель 16 должно быть на единицу меньше числа объектов. В счетчиках 1 автомати--
чески записываетс число, соответствующее на единицу увеличенному его номеру, при этом коэффициенты Пересчета вычитающих счетчиков та- ковы, что каждый раз после их обнулени в нить п ть записываетс это число.
Перестановка кодов реализуетс в распределителе 19 импульсов путем циклического сдвига с измен ющимс числом элементов 8 пам ти, участвующих в нем. Сдвиги управл ютс счетчиками 1, соединенными так, чтобы организовать циклическое (цикл в цикле) изменение числа элементов 8 пам ти, участвующих в циклическом сдвиге.
Счетчики 1 работают в два подтакта , при наличии импульса на 5 6 происходит подготовка записи последующего по пор дку числа запись во вспомогательный регистр счет чика) в соответствугацем счетчике 1, а при отсутствии импульса - запись этого числа (перепись из вспомогательного регистра в основной), Циклы организуютс следующим образом. При подаче тактовых импульсов на вход 6 выдаетс сигнал Сдвиг с выхода элемента И группы 11, св занного через элементы ИЛИ группы 5 с выходом- счетчика 1, следующего за счетчиком 1, на выходе переноса которого образуетс высокий потенциал . К началу следующего такта содержимое счетчика 1, следукицего за обнуленным , уменьшаетс на единицу, а счетчик 1, наход щийс в нулевом состо нии, принимает значение на еди ницу больше его номера. Если среди счетчиков 1 нет обнуленных, то выдача сигнала Сдвиг производитс с элемента И группы 11 на выходе пер вого счетчика, в этом случае единица с выхода элемента И 4 проходит на вычитающий вход первого счетчика через элемент И 3, управл емый элементом ИЛИ-НЕ 15, на выходе которого имеетс единица при отсутствии среди последующих счетчиков 1 обнуле ных. К началу следующего такта его с держимое первого счетчика уменьшаетс на единицу. При поступлении сигнала Сдвиг в распределителе 19 иМпульсов происходит циклический сдвиг кодов в элементах 8 пам ти, определ емых элемен том И группы 11, с которого вьздаетс сигнал сдвига, при этом выход последнего из них через соответствующи элемент И группы 10 подключаетс к входу первого элемента 8 пам ти. Есл содержимое счетчика 1 отлично от еди ницы, то сигнал с выхода элемента И группы 12 через элемент 7 задержки не блокирует группу элементов И 13 и содержимое распределител импульсо поступает на выход устройства (выдаетс очередна перестановка), в противном случае содержимое распределит л 19 импульсов на выход устройства 2 не поступает (вспомогательное состо ние: ) . При выборке всех и перестановок при И переставл емых объектах CKO ов ), задаваемых с помощью переклю5 . 6 чател 16, сигнал переноса с (п-1) счетчика 1 производит останов устройства (отключени входа устройства б) о Рассмотрим несколько тактов работы устройства. Пусть в элементах пам ти записаны коды 1-4, а в счетчиках 1-2-4, тогда в первом такте производитс обмен содержимого первого и второго элементов 8 пам ти и уменьшение на 1 содержимого первого счетчика 1, который теперь содержит единицу и, следовательно, при следующем такте будет получено вспомогательное состо ние устройства, не поступагацее на его выход и произойдет обнуление первого счетчика 1. В следующем такте при потенциале на выходе переноса первого счетчика I произойдет выдача сигнала сдвига элемента 11 Второго счетчика 1 и уменьшение его содержимого на единицу, при этом в распределителе 19 импульсов произойдет циклический сдвиг, захватывающий первые три регистра 8. Таким образом, в распределителе 19 импульсов будет записано: 2,3,1,4, а в счетчиках 1 - 2,2,4 и т.д. Предлагаемый принцип работы устройства достаточен дл получени всех перестановок кодов (объектов), Ниже дл по снени принципа работы устройства приведены все Vi 24 перестановки дл 4-х объектов, обозначенных через 1,2,3,4, состо ни устройства , не поступающие на его выход (вспомогательные), заключены в скобки . Дл каждого состо ни представлено содержимое счетчиков 1 к концу соответствующего такта: 1,2,3,4 2,3,4 2,1,3,4 1,3,4 (1,2,3,4) 0,3,4 2,3,1,4 2,2,4 3,2,1,4 1,2,4 (2,3,1,4) 0,2,4 3,1,2,4 2,1,4 1,3,2,4 Г,1,4 (3,1,2,4) 0,1,4 (1,2,3,4) 2,0,4 2,3,4,1 2,3,3 3,2,4,1 1,3,3 (2,3,4,1) 0,3,3 3,4,2,1 2,2,3 4,3,2,1 1,2,3 (3,4,2,1) 0,2,3 4,2,3,1 2,1,3 2,4,3,1 1,1,3 .(4,2,3,0 0,1,3
(2.3.4.1)2,0,3 3,4,1,2 2,3,2 4,3,1,2. 1,3,2
(3,4,1,2; 0,3,2
4,1,3,2 2,2,2
1,4,3,2 1,2,2 (4,1,3,2; 0,2,2
1,3,4,2 2,1,2
3.1.4.21,1,2
(1.3.4.2)0,1,2
(3.4.1.2)2,0,2
4.1.2.32,3,1 1,4,2,3 1,3,1
(4.1.2.3)0,3,1 1,2,4,3 2,2,1 2,1,4,3 1,2,1
(1,2,4,3) 0,2,1
2,4,1,3 . 2,1,1
4,2,1,3 1,1,1 (2,4,1,3) 0,1,1
(4.1.2.3)2,0,1
(1.2.3.4)2,3,0
При по влении нул в третьем счике 1 перебор перестановок прекрщаетс ..
Предлагаемое устройство позволет осуществить перебор всевозможных перестановок кодов и может бы использовано в качестве составной части (блока) ЭВМ дл решени комнаторных задач..
Claims (2)
1.Implementation of permutation functions in illlac, IV - Type Computers , iEEE, trans Computers. 1976,
25, (ПГ, p. 929-936.
2.Авторское свидетельство СССР N 374606, кл. G Об F 15/34, 1970 (прототип),
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782619268A SU911535A1 (ru) | 1978-05-24 | 1978-05-24 | Устройство дл перебора соединений |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782619268A SU911535A1 (ru) | 1978-05-24 | 1978-05-24 | Устройство дл перебора соединений |
Publications (1)
Publication Number | Publication Date |
---|---|
SU911535A1 true SU911535A1 (ru) | 1982-03-07 |
Family
ID=20766149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782619268A SU911535A1 (ru) | 1978-05-24 | 1978-05-24 | Устройство дл перебора соединений |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU911535A1 (ru) |
-
1978
- 1978-05-24 SU SU782619268A patent/SU911535A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4218758A (en) | Parallel-to-serial binary data converter with multiphase and multisubphase control | |
SU911535A1 (ru) | Устройство дл перебора соединений | |
US4037203A (en) | High speed digital information storage system | |
SU521565A1 (ru) | Устройство дл преобразовани двоичного кода в двоично-дес тичный | |
SU1591010A1 (ru) | Цифровой интегратор | |
SU1363460A1 (ru) | Устройство дл аналого-цифрового преобразоввани | |
SU1675849A1 (ru) | Цифровой линейный интерпол тор | |
SU1580559A1 (ru) | Устройство дл кодировани и декодировани информации | |
SU1741138A1 (ru) | Устройство дл определени количества единиц в двоичном числе | |
SU1465885A1 (ru) | Генератор псевдослучайных последовательностей | |
SU1621059A1 (ru) | Устройство дл обработки изображений объектов | |
SU1695389A1 (ru) | Устройство дл сдвига импульсов | |
SU463234A1 (ru) | Устройство делени времени циклов на дробное число интервалов | |
SU473990A1 (ru) | Устройство дл задани скорости интерполировани | |
SU1689962A1 (ru) | Устройство сопр жени интерфейсов разной разр дности | |
SU1751858A1 (ru) | Устройство дл вычислени остатка по модулю от двоичного числа | |
SU1427370A1 (ru) | Сигнатурный анализатор | |
SU734669A1 (ru) | Преобразователь правильной двоичной дроби в двоично-дес тичную дробь и целых двоично-дес тичных чисел в двоичные | |
SU374643A1 (ru) | Реверсивный десятичный счетчик | |
SU1517026A1 (ru) | Устройство дл делени | |
SU1367153A1 (ru) | Делитель частоты с дробным коэффициентом делени | |
SU1277387A2 (ru) | Делитель частоты следовани импульсов | |
SU656052A1 (ru) | Преобразователь двоичнодес тичного кода в двоичный | |
SU1377760A1 (ru) | Цифровой частотомер | |
SU1173402A1 (ru) | Генератор чисел |