SU1465885A1 - Генератор псевдослучайных последовательностей - Google Patents

Abstract

Изобретение относитс  к вычис- лител)Ной технике и может использоватьс  в системах тестового диагностировани  цифровых устройств. Целью изобретени   вл етс  упрощение конструкции генератора. Устройство имеет тактовый вход 1,- содержит регистры 2, ...2), блоки 3 умножени  в поле GF(L), где L 2, п 0 - целое, блоки 44...4f, сложени  в поле GF(L), дешифратор 5. N - степень обраэующе , - ГО многочлена Ф{Х) а„Х ...+ i : + а;Х + + - примитивного. GF(L). Величина а , на которую про- исходит умножение в т-м блоке умно- жени  i-й группы (i-ю группу блоков умножени  образуют блоки 3, подклю- ченные к i-му блоку сложени  4 , i 1,N) определ етс  соответствующим элементом сопровождающей матрицы V Т , где К - индекс децимации, - целое, а Т - квадратна  матрица . Если какой-либо элемент сопровождающей матрицы равен О, то СВЯЗБ между соответствуннцим регистром и блоком сложени  отсутствует. Если какой-либо элемент сопровождающей матрицы V равен 1, то соответствующий блок умножени  осуществл ет простую передачу сигналов со своих входов на выходы без изменени . Таким образом , число блоков умножени  в i-й .группе может принимать значени  от 1 до N включительно. Разр дность регистров 2;,...2(( равна п. 5 ил. S С/)

Description

ш

тУ

DC

%Vl Фаг./

Изобретение относитс  к вычисли- lтельной технике и может использо- 1ватьс  в системах тестового диагностировани  цифровых устройств.

Цель изобретени  - упрощение кон- струк1щи генератора.

На фиг,1 представлена структурна  схема . генератора псевдослучайньсх пос- ледовательностей; на фиг.2 - пример конкретной реализации генератора дл  случа  L 4, GF(L) {о,1,со,оз2, Ф(Х) ЩХ2 + X + 1, К 1j на; фиг„3 - пример конкретной реализации генера- тора дл  случа  L 4, Ф(Х), ооХ2 + + X + 1, К 2; ,на фиг.4 - последо- вательность переключений регистров генератора, показанного на фиг.2; на фиг.5 - последовательность пере

Если какой-либо элемент сопровожающей матрицы V равен 0., то св зь между соответствующими регистром и

блоком сложени  отсутствует. Если какой-либо элемент сопровождающей матрицы V равен 1, то соответствующий

блок умножени  осуществл ет простую передачу сигналов со своих, входов на 40 выходы без изменени . Таким образом, число блоков умножени  в i-й группе может принимать значени  от 1 до N включительно.

Разр дность регистров 2, - 2 равна п.

Перед началом работы все регистры устройства устанавливаютс  в начальное состо ние, которое может быть произвольным. Цепь установки в начальное состо ние не показана. Приход каждого тактового импульса вызывает переключени  регистров 2 устройства в соответствии со следующими уравнени ми

45

50

l)

N На

im

.Qm(t)

+ Z

н

г X

та|

X ai«,a.

i 1,N,

ключений регистров генератора, показанного на фиг.З.

Устройство имеет тактовый 1 вход, содержит регистры 2 - 2, блоки 3- умножени  в поле GF(L), где L 2, п i О - целое, блоки 4, -4, сложени  в поле GF(L), дешифратор 5. N - степень образующего многочлена Ф(Х) + ... + а-Х + ... + а,Х + а- а,Х

примитивного над GF(L). Величина а- ,

т на которую происходит умножение в

га-м блоке умножени  i-й группы (i-ю группу блоков умножени  образуют блоки 3, подключенные к i-му блоку сложени  4;, i 1,N) определ етс  соответствующим элементом сопровождающей матрицы 7 1, где К - индекс децимации; - целое; Т - квадратна 

д j

20 матрица пор дка N вида Т. или Т,

2

0

5

где Q;(t) и Q;(t + 1) - содержимое i-ro регистра 2j соответственно в моменты времени t и (t + 1) (до и посл е прихода заднего фронта тактового им- пульса), а сигнал Z на выходе дешифратора равен 1, когда регистры 2,, г 2,, ..., 2,, ... 2ц, наход тс  в одном из состо ний LO О О О Ч 0 и.-ГаГа а,..., af,..; , дл  а е ) и хот  бы одно из значений а; отлично от нул .

Пусть L 4, Ф(Х) 03X2 + X + 1, К 1, Т Т,. В этом случае сопровождающа  матрица имеет вид 1 11

0

(J

Пусть а О,

Oj

а --СО, тогда гене5

ратор будет иметь вид, показанный на фиг.2. Первый блок сложени  реализован на двух сумматорах по модулю два (М2), второй -блок сложени  на фиг. 2 не показан, так как на его вхады поступает лишь одно слагаемое и он осуществл ет простую передачу сигналов со своих входов на выходы без изменени . Блок умножени  на HJb реализо 1465885 4

Claims (2)

1. ван на элементе ИСКЛЮЧАМЦЕЕ НШ1, де- ное число тактов относительно исходной шифратор - на элементе ИЛИ-НЕ. Раз- последовательности, и т.д. р дность каждого из двух регистров равна 2,Формулаизобретени 

   Пусть при тех же К
2. 2. Тогда

   ратор имеет вид, показанный на фиг.3, Каждый из блоков сложени  реализован , на двух сумматорах по модулю два (М2) . Дешифра- ор реализован на элементах ИСКЛЮЧАЮЩЕЕ ИЛИ и ИЛИ-НЕ.

   Таким образом, положительный эффект от использовани  изобретени  заключаетс  в упрощении конструкции генератора: из схемы устройства исключены элементы И, ИЛИ-НЕ, N+1 дешифраторов . Аппаратные затраты на реализацию генератора не завис т от величины К, что позвол ет использог вать устройство дл  формировани  L-ричных последовательностей длиной S L , многоразр дных L-ричных псев- дбслучайных чисел,дл  формировани  по- следовательностей сдвинутых на задан0

   5

   0

   5

   0

   Генератор псевдослучайных прсле- довательностей, содержащий N регистров , где N - степень образующего многочлена , N блоков сложени , N групп блоков умножени 1 и дешифратор, причем выходы блоков умножени  i-й группы (i 1,N) соединены с соответствующими группами входов i-ro блока сложени , выходы которого соединены с информационными входами i-ro регистра , выходы J-X регистров (j 1,(N-1)) соединены с соответствующими груп- входов дешифратора, тактовые входы регистров объединены, и образу- ют тактовый вход генератора, группы выходов регистров образуют группу информационных выходов генератора , отличающийс  тем, что, с целью упрощени  конструкции .генератора, группа выходов N-ro регистра соединена с соответствующей группой входов дешифратора, выход которого соединен с разрешающими входами блоков сложени , выходы i-x регистров соединены с входами i-x блоков умножени  соответствуюпцга; трупп.

   аи- /б «е

   tа;

   .

   f

   /й;

   ,

   .