SU1598146A1 - Коммутатор - Google Patents

Коммутатор Download PDF

Info

Publication number
SU1598146A1
SU1598146A1 SU884392645A SU4392645A SU1598146A1 SU 1598146 A1 SU1598146 A1 SU 1598146A1 SU 884392645 A SU884392645 A SU 884392645A SU 4392645 A SU4392645 A SU 4392645A SU 1598146 A1 SU1598146 A1 SU 1598146A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
counter
demultiplexer
inputs
Prior art date
Application number
SU884392645A
Other languages
English (en)
Inventor
Алексей Александрович Жалило
Людмила Михайловна Свечкарева
Александр Васильевич Рудич
Владимир Андреевич Дергачев
Original Assignee
Предприятие П/Я М-5653
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5653 filed Critical Предприятие П/Я М-5653
Priority to SU884392645A priority Critical patent/SU1598146A1/ru
Application granted granted Critical
Publication of SU1598146A1 publication Critical patent/SU1598146A1/ru

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

Изобретение относитс  к автоматике и импульсной технике и может быть использовано дл  коммутации цифровых сигналов в вычислительных и управл ющих системах. Цель изобретени  - повышение быстродействи  коммутатора. Коммутатор содержит первые 1 и вторую 2 входные шины, вход 3 запуска, генератор 4, элемент И 5, первый 6 и второй 7 счетчики, первый 8 и второй 9 мультиплексоры, элемент 10 задержки, демультиплексор 11, регистры 12 и выходные шины 13. Коммутатор имеет высокое быстродействие за счет совмещени  сдвига информации и ее коммутации в произвольных сочетани х. 1 ил.

Description

Изобретение относится к автоматике и импульсной технике и может быть использовано для коммутации цифровых сигналов в вычислительных и управляющих системах,
Цель изобретения - повышение быстродействия устройства.
На чертеже представлена функциональная схема коммутатора.
Коммутатор содержит первые входные шины 1, вторую входную шину 2, вход 3 запуска, генератор 4, элемент И 5, первый 6 и второй 7 счетчики, первый 8 и второй 9 мультиплексоры, элемент задержки 10, демультиплексор 11, регистры 12, выходные шины 13. Выходы первого мультиплексора соединены с информационными входами регистров 12, первые входные шины 1 соединены с соответствующими входами первого мультиплексора 8, вторая входная шина 2 соединена с соответствующими входами второго мультиплексора 9, вход 3 запуска соединен с первым входом элемента ΙΛ 5, выход генератора 4 соединен с синхровходами первого 8 и второго 9 мультиплексоров и с вторым входом элемента И 5, выход которого соединен со счетным входом первого счетчика 6, выходы первого счетчика 6 соединены с соответствующими управляющими входами первого 8 и второго мультиплексоров, выход второго мультиплексора 9 соединен со счетным входом второго счетчика 7 и через элемент 10 задержки с информационным входом демультиплексора 11, выходы второго счетчика 7 соединены с соответствующими управляющими входами демультиплексора 11, синхровходы (входы записи) регистров 12 соединены с соответствующими выходами демультиплексора 11, выходы регистров 12 образуют выходные шины 13 устройства.
Коммутатор работает следующим образом.
В начале работы счетчик 6, регистры 12 находятся в состоянии ”0...0, а в счетчик 7 занесен двоичный код числа G, где G - число, равное количеству разрядов, на которое необходимо сдвинуть сообщение. Например, если сдвиг не предусмотрен, то G=0, если необходимо сдвинуть сообщение на 1 разряд, то G=1, при этом код содержит 0...01 ит.д. На первые входные шины 1 подаются соответствующие информационные сообщения, а на вторую входную шину 2 поступает управляющий двоичный код, в котором значение 1-го разряда равно 1, если необходимо произвести коммутацию сообщения А», в противном случае значения разрядов равны О.
На вход 3 запуска подается сигнал 1. При этом открывается элемент 14 5 и импульсы с выхода генератора 4 поступают на счетный вход счетчика 6, изменяя его состояние. При этом изменяются соответственно значения управляющих сигналов мультиплексоров 8 и 9. В зависимости от значения управляющих сигналов на выходах мультиплексоров 8 и 9 формируются значения соответствующих входных сигналов. Сигнал 1 с выхода мультиплексора 9 изменяет состояние счетчика 7 (открывая соответствующие выходные каналы демультиплексора 11) и через элемент 10 задержки поступает на информационный вход демультиплексора 11 и проходит на соответствующий выход, разрешая запись в выбранный регистр 12.
Рассмотрим пример работы устройства. Пусть на первые входные шины 1 поступают сообщения А1-А9, на вторую входную шину 2 подается управляющий двоичный код ”010011010, т.е. необходимо записать в регистры 12 сообщения А2, А5, А6, А8.
В таблице приведены результаты процесса формирования.
Повышение быстродействия достигается за счет совмещения сдвига информации и ее коммутации в произвольных сочетаниях.

Claims (1)

  1. Формула изобретения
    Коммутатор, содержащий первый и второй мультиплексоры, демультиплексор, регистры, первый счетчик и генератор, выход которого соединен с синхровходами первого и второго мультиплексоров, информационные входы которых подключены соответственно к первой и второй входным шинам, а управляющие входы соединены с выходом первого счетчика, выход первого мультиплексора соединен с входами регистров, выходы которых подключены к выходным шинам коммутатора, а синхровходы соединены с соответствующими выходами демультиплексора, отличающий с я тем, что, с целью повышения быстродействия, введены второй счетчик, элемент задержки и элемент И, первый вход которого соединен с входом запуска коммутатора, второй вход подключен к выходу генератора, выход элемента И соединен со счетным входом первого счетчика, выход второго мультиплексора подключен к счетному входу второго счетчика, выход которого соединен с управляющим входом демультиплексора, информационный вход которого через элемент задержки соединен с выходом второго мультиплексора.
    Состояние регистров 12 СЧ Vй» ооооооо^< сч сч г· ОООО<<<С<< см — CNCMCMCMCMCMCMCM °<<<<<<<< Сигналы на выходах демультиплексора 11 О) ооооооооо со ооооооооо г- ооооооооо «5 ооооооооо Ю ооооооооо ООООООО’-О со 0 0000^-000 сч 1 ОООО’-ОООО - 0^-0000000 Состояние двоичного счетчи- ка г>- О’— Т— Т—О’— »— ОО ОООО’-’-’-ОО ооооооо»-»- ы на вынул ьти- )ОВ СП Ог-ОО*-*“О*-О к о <0 X ϋ X « ϋ = 'ί ф s о с: Охе со V- CM СО ш «5 г- со о <<<<<<<<< Состояние счетчика 6 Г—О’—О’—О’— О’— О’-’-ОО’-’-ОО О О О **“ *** о о ООООООО’-’- Импульс ’-СМСО’ТШОГ-ООО
SU884392645A 1988-03-14 1988-03-14 Коммутатор SU1598146A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884392645A SU1598146A1 (ru) 1988-03-14 1988-03-14 Коммутатор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884392645A SU1598146A1 (ru) 1988-03-14 1988-03-14 Коммутатор

Publications (1)

Publication Number Publication Date
SU1598146A1 true SU1598146A1 (ru) 1990-10-07

Family

ID=21361376

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884392645A SU1598146A1 (ru) 1988-03-14 1988-03-14 Коммутатор

Country Status (1)

Country Link
SU (1) SU1598146A1 (ru)

Similar Documents

Publication Publication Date Title
US4477918A (en) Multiple synchronous counters with ripple read
SU1598146A1 (ru) Коммутатор
GB1366472A (en) Phasesynchronising device
US2942192A (en) High speed digital data processing circuits
GB1363707A (en) Synchronous buffer unit
EP0348074B1 (en) PCM communication system
KR200155054Y1 (ko) 카운터 회로
SU1529444A1 (ru) Двоичный счетчик
KR920006931Y1 (ko) 홀수분주회로
SU1734092A1 (ru) Генератор псевдослучайной последовательности чисел
US3654559A (en) Word generating apparatus
SU678672A1 (ru) Перестраиваемый делитель частоты
SU1277387A2 (ru) Делитель частоты следовани импульсов
SU1053291A1 (ru) Реверсивный счетчик импульсов с параллельным переносом
SU507944A1 (ru) Реверсивный счетчик импульсов
SU824442A1 (ru) Двухвходовый асинхронный счет-чиК пО МОдулю дВА
SU799148A1 (ru) Счетчик с последовательным переносом
SU961151A1 (ru) Недвоичный синхронный счетчик
SU1418686A1 (ru) Генератор кода Гре
SU1406790A1 (ru) Делитель частоты с переменным коэффициентом делени
SU1411738A1 (ru) Цифровой функциональный преобразователь
SU911535A1 (ru) Устройство дл перебора соединений
SU1709269A1 (ru) Цифровой линейный интерпол тор
SU450162A1 (ru) Перестраиваемый фазо-импульсный многоустойчивый элемент
JPH0683066B2 (ja) カウンタ回路