SU1259259A1

SU1259259A1 - Устройство дл вычислени модул комплексного числа

Info

Publication number: SU1259259A1
Application number: SU853882052A
Authority: SU
Inventors: Анатолий Алексеевич Мельник; Евгений Ярославович Ваврук; Иван Григорьевич Цмоць
Original assignee: Предприятие П/Я В-8751
Priority date: 1985-04-08
Filing date: 1985-04-08
Publication date: 1986-09-23

Abstract

Изобретение относитс к вычислительной технике и может быть применено в специализированных цифровых вычислител х дл вычислени модели комплексного числа. Цель изобретени - повышение вычислени модул комплексного числа за счет нормализации аргументов комплексного числа. Устройство дл вычислени модул комплексного числа содержит первый 1 и второй 2 входные регистры сдвига, первый 3 и второй 4 блоки пам ти модул и угла нормализованных аргументов , синусный преобразователь 5, вы- читатель 6, сумматор 7, умножитель 8, выходной регистр 9 сдвига, элемент ИЛИ-НЕ 10, первый элемент И 11, второй элемент И 12, счетчик 13 элемент 14 задержки, входы 15 действительной и 16 мнимой составл ющих комплексного числа, тактовый вход 17, выход 18 результата. 1 ил. с е (Л с ivd ел Ф 1С ел о

Description

Изобретение относитс к вычислительной технике и может быть использовано в специализированных вычислител х при обработке чисел с плавающей точкой.

Целью изобретени вл етс повышение точности вычислений за счет предварительной нормализации аргументов модул комплексного числа,

На чертеже представлена функциональна схема устройства.

Устройство содержит первый 1 и второй 2 входные регистры сдвига, первый 3 и второй 4 блоки пам ти модул и угла нормализованных аргументов , синусный преобразователь 5, вычитатель 6, сумматор 7, умножитель 8, выходной регистр 9 сдвига, элемент ИЛИ-НЕ 10, первый элемент И 11, второй элемент И 12, счетчик 13, зле мент 14 задержки, входы 15 действительной и 16 мнимой составл ющих ком плексного числа, тактовый вход 17 и выход 18 результата.

Устройство работает следующим образом .

Вычисление функции

где X и V - составл ющие комплексного числа, осуществл етс в устройстве на основе следующего соотношени :

12 -,5 -Р Г -bV :--2 и

,(1)

гдеХ -х 2, 2 - числа, образованные из X и Y путем их сдвига на Р разр дов, причем Р равно количеству сдвигов до по влени единицы в старшем разр де X или Y , т.е. до нормализации значени X или V X ,У , Х„и V, - числа, образованные соответственно старшими и млaдши lи

разр дами чисел X, и Y, ,

У - угол между векторами +у и г„ /х +Y, равный

/ г) 9

M arctey,/X,- ,/X,

С2)

После записи во входные регистры 1 и 2 сдвига значений X и у их первые разр ды поступают на элемент ИЛИ-НЕ 10. Если хот бы в одном из старших разр дов чисел X или у имеетс единица, на выходе элемента ИЛИ-НЕ 10 ноль, который запрещает прохождение импульсов из синхровхода устройства через второй элемент И 12,

10

15

20

Значени X , У и X , у из входных регистров 1 и 2 сдвига поступают на входы блоков 3 и 4 пам ти модул и угла нормализованных аргументов, в которых зан ты соответственно значени , arctg А И/х|Ту ,Qrctg. Значени углов с выходов блоков 3 и 4 пам ти поступают на входы вычита- тел 6, на котором находитс угол в соответствии с формулой (2). Значение поступает на вход синусного преобразовател 5, в котором зашита таблица Sin S . На умножителе 8 производитс умножение Sih и это значение поступает на сумматор 7,где суммируетс со значением и записываетс в выходной регистр 9 сдвига , а из него поступает на выход .устройства.

Если в первых разр дах значений X и Y нули, то элемент ИЛИ-НЕ 10 вырабатывает сигнал 1, которьй разрешает прохождение импульсов из синхровхода устройства через второй элемент И 12 па тактовые входы входных регистров Т и 2 сдвига, и с каждым импульсом в этих регистрах производитс сдвиг на один разр д влево до

по влени единицы в одном из первых разр дов входных регистров 1 и 2 сдвига. Количество сдвигов подсчитываетс в счетчике 13. Как только в одном из первых разр дов регистров 1

и 2 по вл етс единица, элемент ИЛИ-НЕ 10 вырабатывает сигнал О, который зацрещает прохождение импульсов через второй элемент И 12. Сиг- нал с инверсного выхода элемента

ИЛИ-НЕ 10 поступает на элемент 14 задержки, на котором задерживаетс на врем , пока в устройстве выполн ютс преобразовани в соответствии с формулой (1), а из элемента 14 задержки поступает на первьй элемент И 11, разреша прохождение через него импульсов. Эти импульсы поступают на вычитающий вход счетчика 13 и тактовый вход регистра 9 сдвига.

С каждый импульсом содержимое регистра 9 сдвигаетс на разр д вправо, а из содержимого, счетчика 13 вычитаетс единица. Когда содержимое счетчика 13 становитс равным нулю,

сигнал с его выхода запрещает прохождение импульсов через первый элемент И 11.

На этом обработка закончена.

Claims

Формула изобрете

Устройство дл вычислени модул комплексного числа, содержащее выходной регистр сдвига, сумматор, первый блок пам ти модул и угла нормализованных аргументов и умножитель, причем выход сумматора соединен с информационным входом выходного регистра сдвига, вькод значени модул первого .блока пам ти модул и угла нормализованных аргументов соединен с входом первого сомножител умножител , отличающеес тем, что, с целью повышени точности вычислений за счет нормализации аргументов комплексного числа, в него дополнительно введены два входных регистра сдвига, вычитатель, счетчик элемент задержки, злемент ИЛИ-НЕ, дв злемента И, второй блок пам ти модул и угла нормализованных аргументов и синусный преобразователь, причем входы действительной и мнимой составл ющих комплексного числа уст- ройства соединены с информационными входами соответственно первого и второго входных регистров сдвига, выходы старших разр дов первого и второго регистров сдвига соединены соответственно с первыми и-вторыми адресными входами второго блока пам ти модул и угла нормализованных аргументов , выходы младших разр дов первого и второго регистров сдвига сое- динены с первым и вторым адресными входами первого блока пам ти модул

Составитель С. Ку 1иков Редактор О. Юрковецка Техред И.Попович Корректор Л. Т ско

Заказ 5122/46Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, , Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

2542

10

t5

, а 20 25 30 35

594

и угла нормализованных аргументов, выходы значений угла первого и второго блоков пам ти модул и угла нормализованных аргументов соединены с входами соответственно вычитаемого и уменьшаемого вычитател , выход которого соединен с входом синусного преобразовател , выход которого соединен с входом второго сомножител умножител , выход которого соединен . с входом первого слагаемого сумматора , вход второго слагаемого которого соединен с выходом значени модул второго блока пам ти модулл и угла нормализованных аргументов, тактовый вход выходного регистра сдвига соединен с выходом первого злемента И и входом вычитани счетчика, первый вход первого элемента И соединен через элемент задержки с инверсным выходом элемента ИЛИ-НЕ, пр мой выход которого соединен с первым входом второго элемента И, второй йход которого соединен с тактирующим входом устройства и вторым входом первого элемента И, третий вход которого соединен с выходом сдвига счетчика, счетный вход которого соединен с вы- ходом второго элемента И и тактирующими входами первого и второго входных регистров сдвига, выходы двух старших разр дов которых соединены соответственно с первьм и вторым входами элемента ИЛИ-НЕ, выход выходного регистра сдвига вл етс выходом результата устройства .