(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КВАДРАТНОГО КОРНЯ
Изобретение относитс к автоматик и вычислительной технике и может быт применено в устройствах дл извлечени квадратного корн из числа, пред ставленного последовательным кодом. Известно устройство дл вычислени квадратного корн , содержащее сумматоры , регистры, коммутаторы, счетчики l. Однако известное устройство обладает низким быстродействием дл случа , когда операнд поступает в устро ство поразр дно. Наиболее близким к предлагаемому вл етс /устройство дл вычислени квадратного корн , содержащее счетчик циклов, депшфратор, коммутатор, сумматор 2, Недостатком известного устройства вл ютс значительные аппаратурные затраты. Цель изобретени - сокращение аппаратурных затрат на реализацию устройства , Поставленна цель достигаетс тем, что в устройство дл вычислени квадратного корн , содержащее счетчик цик лов, выход которого соединен с входом дешифратора, коммутатор, выход которого соединен с информационными входами сумматора, выход знакового разр да которого соединен с первым входом блока управлени , первый выход которого подключен к управл ющему входу коммутатора, а второй выход блока управлени вл етс выходом результата устройства, (п-«-1)-й (где п - разр дность входного кода) информационный вход сумматора вл етс входом устройства, первый и второй входы синхронизации устройства соединены с входом счетчика циклов и входом управлени сумматора и вл ютс одновременно вторым и третьим входами блока управлени , введен реверсивньй счетчик, информационный вход которого соединен с выходом дешифратора а выход подключен к информационному входу коммутатора, а вход управлени реверсивньм счетчиком соединен с третьим выходом блока управлени . Блок управлени содержит элемент ИЛИ, два элемента И и триггер, при чем первый и второй входы элемента ИЛИ вл ютс соответственно вторьм и третьим входами блока управлени , а выход подключен к первым входам первого и второго элементов И, выходы которых подключены.к третьему. выходу блока управлени , второй пр мой и второй инверсный входы соответственно первого и второго элементов И, а также информационный вход триггера подключены к первому входу блока управлени , соединенного с его первым выходом, тактируюнщй вход три гера подключен к первому входу элемента ИЛИ и вл етс вторым входом блока управлени . На фиг. 1 представлена блок-схема устройства дл вычислени квадратног корн ;,на фиг, 2 - схема блока управ лени . Устройство содержит счетчик 1 цик лов, дешифратор 2, реверсивный счетчик 3, коммутатор 4, сумматор 5, бло 6 управлени , вход 7 устройства, выход 8 результата устройства, входы 9 синхронизации устройства, элемент ИЛИ 10, элементы И П и 12, триггер 13. Устройство работает следующим обраэом , В исходном состо нии в сумматоре 5 и счетчике 3 записаны нули, а в счетчике 1 циклов записана единица. В первом такте каждого i-го цикла вычислени (i l,2...,.n+li цифра опе ранда, имеюща вес 2 и принимающа значени из множества 1, О, ij приб л етс в (п+1)-й разр д сумматора 5. Затем в (п+2-)-й разр д счетчика 3 с выхода дешифратора 2 прибавл етс единица, если в знаковом разр де сум матора 5 записан ноль, или вычитаетс единица, если в знаковом разр де сум матора 5 записана единица.
0000000000 9.4 Во втором такте по сигналу блока 6 управлени из сумматора 5 вычитаетс содержимое счетчика 3, если в знаковом разр де сумматора 5 записан ноль, или к сумматору 5 прибавл етс содержимое регистра 3, если в знаковом разр де сумматора 5 записана е,циница. При этом блок 6 управлени формирует и вьщает на выход 8 цифру результата имеющую вес . Эта цифра равна нулю, ецли содержимое знакового разр да cyieJMaTOpa 5 не совпадает с его предьщущим значением, единице, если в знаковом разр де сумматора 5 до и после сложени бьш записан ноль, минус единице, если в знаковом разр де . сумматора 5 до и после сложени была записана единица. В третьем такте.по тем же правилам осуществл етс сложение или вычитание кодов сумматора 5 и счетчика 3, Затем в (п+2-1)-й разр д счетчика: 3 прибавл етс или вычитаетс единица . Цикл заканчиваетс сигналом на входе 9j по которому выполн гтс сдвиг влево lia один разр д содержимого сумматора 5 и прибавление единицы в сче.тчик 1 циклов. Дл получени п-разр дного результата необходимо выполнить п+1 циклов вычислени . В таблице, где через х и у- обозначены цифры аргумента Х и результата у, имеющие вес 2 приведен пример .вычислени квадратного корн из числа ,110111 0,11000. При этом получен результат ,01 ,111000. Предлагаемое устройство,- не уступа по быстродействию известному, позвол ет уменьшить аппаратурные затраты на величину С() (2п+)С, -2Срг где ,- стоимость одного разр да регистра ; стоимость одного разр да сумматора С„цд- стоимость одного разр да ком- мутатора; ИЙ стоимость элемента ИЛИ-НЕ, что при . i- Cj, -i соответствует уменьшению аппаратурных затрат примерно в 1,5 раза.