SU1617445A1 - Устройство дл вычислени многочленов - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к устройствам дл  вычислени  многочленов и может быть использовано в качестве арифметического расширител  ЭВМ. Цель изобретени  - сокращение количества оборудовани . Устройство содержит регистры аргумента, коэффициента и результата, M - 1 блоков возведени  в I-ю степень (I=2,M,M - степень многочлена), блок извлечени  квадратного корн , коммутатор, сумматор, сумматор-вычитатель, узел управлени  и квадратор. В процессе функционировани  устройства операнды последовательно поступают на вход устройства. Тактирование работы устройства осуществл етс  внешним синхросигналом, по положительному перепаду которого операнд записываетс  во входном регистре, а по отрицательному - промежуточный результат фиксируетс  в регистре результата. 1 ил.

Description

Изобретение относитс  к вычислительной технике и может быть применено в цифровых вычислительных машинах и устройствах.

Цель изобретени  - сокраще}1ие оборудовани .

На чертеже представлена структурна  схема устройства.

Устройство содержит вход 1 устрой-i ства, регистр 2 аргумента, (т-1) блоп ков возведени  в i-ю степень (,т, m - степень многочлена), входы 4.1- 4.т+2 коммутатора 5, коммутатор 5, сумматор 6, регистр 7 коэффициента, квадратор 8, сумматор-вычитатель 9, регистр 10 результата, синхровход 11 устройства и узел 12 управлени , состо щий из триггеров 13 и 14, счет-,

чика 15, элемента ИЛИ 16, элемента И 1 У,нулевого входа, 18 устройства и блока 19 извлечени  квадратного корн  .

Устройство работает следующим образом .

Перед началом вычислений триггеры 13 и 14 устанавливаютс  в единичное состо ние, регистры 2, 7 и 10, а также счетчик 15 обнул ютс .

В блоке 19, выполненном на посто н.- ной пам ти,хранитс  значение функции

F(x) л|х + .y + ...+ х, в блоках 3.1 (i 2,m) записаны таблицы дл  возведени  чисел в степень i. В квадраторе 8 записана таблица возведени  чисел в квадрат.

О)

vl

u

4 Ol

Вычисление многочлена выполн етс  в (т+2) тактах. В первом такте на вход 1 устройства поступает аргумент. Затем поступает синхросигнал на вход 11 устройства. По положительному перепаду синхросигнала значение х записываетс  в регистр 2. Указанное значение поступает на входы блоков 3.1, на выходах которых формируютс  значени  соответствующих функций. Так как счетчик 15 обнулен, на выход коммутатора 5 передаетс  информаци  с входов 4.1. Таким образом на выходе коммутатора 5 формируетс  значе- ние функции -л1г(х), а на выходе квадратора 8 - величина F(x).

Единичный сигнал с выхода элемента ИЛИ 16 определ ет операцию вычитани  сумматора-вычитател  9, который вы- читает из содержимого регистра 10 результата значение F(x). По отрицательному перепаду синхросигнала на входе 11 информаци  на выходах сум- матора-вычитател  9, т.е. значение O-F(X) ,,фиксируетс  в регистре 10. Кроме того, прибавл етс  единица к содержимому счетчика 15, а также устанавливаетс  в нулевое состо ние триггер 13. Во втором такте на вхо 1 устройства поступает значение- |oil

где 0. 2ао- аГ - а, - а. -...а„. а

2 2 г „2 о (2 ...а,

также знак оС. По положительному перепаду синхросигнала значение-лЦ записываетс  в регистр 7. Знаковый разр д об поступает на первый вход элемента И 17, и если (Х О, на выходе элемента ИЛИ 16 формируетс  единичный сигнал, определ ющий операцию вычитани  сумматору - вычита- телю 9. В противном случае на выходе элемента ИЛИ 16 присутствует О и сумматор-вычитатель 9 выполн ет операцию суммировани . Так как в счечике 15 записана 1, то на выход коммутатора передаетс  нулева  информаци  с входа 4.2. На выходе сум матора 6 формируетс  значение -ЦЩ , а на выходах квадратора 8 - . По отрицательному перепаду синхросигнала в регистре 10 фиксируетс  информаци  (-F(x)+Oi). Кроме того, прибавл етс  единица к содержимому счетчика 15, а также сбрасьшаетс  триггер 14 и на выходе элемента ИЛИ 16 устанавливаетс  нулевое значение.

В третьем цикле на вход 1 устройства поступает значение коэффициента многочлена а, которое по положи

тельному перепаду синхросигнала записываетс  в регистр 7.

Информаци  с входа 4.3 коммутатора 5, т.е. значение аргумента, передаетс  на вход сумматора 6, на другой вход поступает коэффициент а, на выходе сумматоре формируетс  значение (). В третьм и остальных до (т+2)-го тактах , на выходе элемента ИЛИ 16 присутствует О, т.е. сумматор-вычита- тель 9 выполн ет операцию сложени . По. отрицательному перепаду синхросигнала в регистре 10 фиксируетс  значение ((-F(x) + ot)-t-(a 1 + х)). Кроме того, к содержимому счетчика 15 прибавл етс  единица. Далее в каждом следующем такте на вход 1 устройства поступают значени  коэффициентов, а в регистре 10 формируетс  значение:

YI

Р(х) -F(x)+ cL ; + )-

х).

После окончани  (т+2)-го такта в регистре результата 10 формируетс  значение, которое равно удвоенному значению многочлена Р(х) а „ + а + + ... +

Claims (1)

1. Формула изобретени 

   Устройство дл  вычислени  многочленов , содержащее регистр аргумента, выход которого соединен с входами т-1 блоков возведени  в i-ю степень (i 2,m, где m - пор док многочлена ) сумматор, выход которого соединен с входом квадратора, выход которого соединен с первым информационным входом сумматора-вычитател , регистр коэффициента, информационный вход которого соединен с информащ- онным входом регистра аргумента и  вл етс  входом устройства, первый вход сумматора соединен с выходом регистра аргумента, отличающ

   е е с   тем, что, с целью сокра

   щени  количества оборудовани , оно содержит блок извлечени  квадратного корн , коммутатор, регистр результата и узел управлени , первый вход которого соединен с синхровходом устройства, второй вход - с выходом- знака регистра коэффициента, а первый, второй, третий, четвертый и п тый выходы узла управлени  соединены.соответственно с управл ющими входами регистра аргумента, регистра коэффициента , первым и вторым управл ю