SU1335994A1

SU1335994A1 - Интегратор с воспроизведением вариаций интеграла

Info

Publication number: SU1335994A1
Application number: SU853965068A
Authority: SU
Inventors: Михаил Иванович Ледовской
Original assignee: Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date: 1985-10-10
Filing date: 1985-10-10
Publication date: 1987-09-07

Abstract

Изобретение относитс к области вычислительной техники. Оно может быть использовано в цифровых интегрирующих машинах, предназначенных дл решени краевых и вариационных задач. Цель изобретени - расширение функциональных возможностей за счет вычислени вариаций интеграла Стильтьеса. Указанна цель достигаетс за счет того, что в интегратор, содержащий сумматор 1 подынтегральной функции, регистр 2 подынтегральной функции , три блока умножени 3, 4, 5, сумматор 6 остатка интеграла, регистр 12 остатка интеграла, коммутатор 9 и два элемента И 10, И, введены два сумматора 8, 9 остатков вариаций интеграла по первой и по второй координате. 1 ил. (Л с СА:) оо ел ;о со

Description

Изобретение относитс к цифровой вычислительной технике и может быть использовано в цифровых интегрирующих машинах, предназначенных дл решени краевых и вариационных задач.

Целью изобретени вл етс расширение функциональных возможностей за счет вычислени вариаций интеграла Стилтьеса.

На чертеже приведена структура интегратора .

Интегратор состоит из сумматора 1 подын- тегральной функции, регистра 2 подынтегральной функции, трех блоков 3-5 умножени , сумматора б остатка интеграла, двух сумматоров 7 и 8 остатков вариаций интеграла по первой и второй координате комму- татора 9, двух элементов И 10, 11, регистра 12 остатка интеграла, четырех входных шин 13-16 дл приращени подынтегральной функции 7 iff pi, приращени функции интегрировани Vt(p,, и вариаций функции интегрировани УХоф,,, vyoif ,/соответствен- но, а также трех выходных шин 17-19 дл приращени интеграла Стилтьеса и его вариаций Vxo9,.fi, Луоф;+1 соответственно , управл ющего входа 20 и вход 21 тактовых сигналов.

Работа интегратора на (i+l)-M шаге интегрировани происходит следующим образом .

В сумматоре 121риращение подынтегральной функции У1ф,, складываетс с ее значением фрС;-1) , поступающим из регист- ра 2, и ее новое значение фр, записываетс в тот же регистр. Кроме того, значение фр, поступает в блоки 3-5 умножени , где оно умножаетс на приращение функции интегрировани Vtф,i и вариации VXcif., Ууофг соответственно. Полученные произведени по- ступают соответственно на сумматоры 6-8, где они складываютс с остатком О (У1ф),, поступающим из регистра 12. Образованные при этом суммы поступают далее в блоки 9-11, где из них выдел етс выходное приращение Ч71ф,+1 и выходные вариации Vxo i-i-i, VУoфl-f-ь соответственно. Одновременно в блоке 9 вырабатываетс новый остаток О (V4 ф) записываемый в регистр 12.

Claims

Формула изобретени

Интегратор с воспроизведением вариаций интеграла, содержащий регистр подынтегральной функции, сумматор подынтеграль

0 , 0

5

0

5

ной функции, три блока умножени , сумматор остатка интеграла, регистр остатка интеграла, коммутатор и два элемента И, причем вход приращений подынтегральной функции интегратора соединен с входом первого слагаемого сумматора подынтегральной функции, выход которого соединен с входом первого сомножител первого блока умножени и информационным входом регистра подынтегральной функции, выход которого соединен с входом второго слагаемого сумматора подынтегральной функции, выход первого блока умножени соединен с входом первого слагаемого сумматора остатка интеграла, выход которого соединен с информационным входом коммутатора, первый выход которого соединен с выходом приращени интеграла интегратора, а второй выход коммутатора соединен с информационным входом регистра остатка интеграла, выход которого соединен с входом второго слагаемого сумматора остатка интеграла, выходы первого и второго элементов И соединены с выходами вариаций интеграла по первой и второй координате соответственно, управл ющий вход интегратора соединен с управл ющим входом сумматора и первыми входами первого и второго элементов И, вход тактовых сигналов интегратора соединен с входами синхронизации первого, второго и третьего блоков умножени , регистра остатка интеграла и регистра подынтегральной функции, отличающийс тем, что, с целью расширени функциональных возможностей за счет вычислени вариаций интегралов Стилтьеса, он содержит сумматоры остатков вариаций интеграла по первой и второй координате, вход приращени функции интегрировани интегратора соединен с входом второго сомножител первого блока умножени , входы вариаций функций интегрировани по первой и второй координате интегратора подключены к входам первых сомножителей второго и третьего блоков умножени соответственно, входы вторых сомножителей которых подключены к выходу сумматора подынтегральной функции , а выходы - к входам первых слагаемых сумматоров остатков вариаций интеграла по первой и второй координате соответственно, входы вторых слагаемых которых соединены с выходами регистра остатка интеграла, а выходы - с вторыми входами первого и второго элементов И соответственно .