SU1292176A1 - Умножитель импульсов - Google Patents

Abstract

Изобретение относитс  к области, вычислительной техники и может быть использовано в вычислительных устройствах . Целью изобретени   вл етс  расширение области пр1п-1енени  за счет возможности умножени  на любое число из натурального р да чисел. Умножитель импульсов состоит из младших разр дов, старших разр дов, триггеров, элементов И, элементов ИЛИ, блоков межразр дного переноса, первого и второго информационных входов. Устройство содержит шины управлени , сложени , вычитани , вход, выходы разр дов, шины логического нул  и логической единицы. Блок межразр дного переноса выполнен на двух элементах И, трех элементах НЕ и коммутаторе. 3 ил. 4 табл.

Description

11

Изобретение относитс  к вычислительной технике и может быть использовано в вычислительных устройствах , предназначенных дл  выполнени  операции подсчета числа импуль- сов с одновременным умножением результата на произвольное, наперед заданное число.

Цель изобретени  - расширение области применени  за счет обеспечени  возможности умножени  на любое число натурального р да чисел.

На фиг.1 изображена .функциональна  схема умножител  импульсов; на фиг.2 - функциональна  электрическа  схема устройства межразр дного переноса; на фиг.З - временна  диаграмма работы умножител  импульсов

Устройство содержит младшие разр ды 1, старшие разр ды 2, триггеры 3, элементы И4, элементы ИЛИ 5, блок 6 межразр дного переноса, пер- вьш 7 и второй 8 информационные входы устройства, шину 9 управлени  шину 0 вычитани , шину 11 сложе- ни , выходы 12-16 устройства, вход 17. Блок 6 межразр дного переноса выполнен на первом и втором элементах И 18 и 19, трех элементах НЕ 20-22, коммутаторе 23. Устройство содержит шину 24 логической, и шину 25 логического О.

Устройство работает следзпощим образом .

Состо ние коммутатора 23 (настрой ка) определ етс  кодами на его шинах 9 управлени .

Настройка коммутатора 23 блока 6 межразр дного переноса в зависимос- |Ти от заранее задаваемых значений коэффициентов умножени  производитс  дл  положительных коэффицг1ентов умножени  в соответствии с табл.1, а дл  отрицательных - в соответствии с табл.2.

Методом математической индукции табл.1 и 2 распростран ютс  на любое количество строк (т.е. коэффициентов умножени ). Из табл.1 и 2 видно, что дл  любой строки, котора  в свою очередь соответствует выбранному коэффициенту умножени , существует разр д, после которого настройка последующих ,разр дов коммутаторов 23 посто нна  к равна  2 дл  подожитель ных коэффициентов умножени  и 5 - . дл  отрицательных.

Учитьша , что эта настройка соответствует реализации функции х; а;

O

5

0

5

21

,5

5

0 5

0 5.

0

762

дл  положительных коэффициентов умножени  (см.табл.3) и X ; а; - дл  отрицательных , очевидно, что дл  всех старших разр дов умножител  импуль- | сов блок 6 межразр дного переноса реализуетс  элементами И.

Операци  установки кодов управлени  заключаетс  в подаче управл ющих сигналов на шины 9 управлени , задающих настройку блоков 6 межразр дного переноса.

Операци  подачи входных импульсов заключаетс  в подаче на вход 17 пачки пересчитьюаемых импульсов,а на шину 1 (или шину 10) - команды, определ ющей знак пересчета (сложение или вычитание).

Операци  считывани  результата заключаетс  в готовности выходов 12- 16 и передаче результатов счета.

Времена U,| - и, определ ют длительность циклов счета при умножении на коэффициенты К,- К (значени  коэффициентов любые из р да натуральных чисел).

Времена t, t, tj определ ют затухание переходного процесса В элементах устройства и выбирают в зависимости от элементной базы, на которой построен умножитель импульсов .

Врем  t определ етс  количеством и частотой выходных импульсов, поступающих на вход 17.

Врем  1„ выбираетс  произвольно и определ етс  интервалом между соседними циклами счета.

Работу умножителей импульсов рассмотрим на примере режима умножени  на -5. В этом случае на шину 9 управлени  должны подаватьс  следую- .щие управл ющие сигналы:

Первый разр д-1

Второй разр д-2

Третий разр д-3

Четвертый разр д -4

П тьй разр д и все

последующие разр ды -5

В соответствии с табл.3 фунции . межразр дных переносов имеют вид:

Дл  первого разр да 1

Дл  второго разр да

Дл  третьего разр да

Дл  четвертого разр да

Дл  п того и всех последующих

Дл  рассматриваемого случа  состо ни  умножител  импульсов описывает табл.4.

Х;

31

Из табл.4 следует, что умножитель импульсов проводит умножепие каждого очередного импульса, поступающего на вход 7, на коэффициент - 5 и суммирует результат.

Claims (1)

1. Формула изобретени 

   Умножитель импульсов, содержащий в каждом младшем разр де блок меж- разр дного переноса, вьтолненный на элементах НЕ, элементах И и коммутаторе , выходы первого и второго элементов И соединены непосредственно с соответствующими первыми и через первый и второй элементы НЕ с соответствующими вторыми входами коммутатора , выход третьего элемента НЕ подключен к первому входу второго элемента И, ив каждом разр де триггер, счетный вход которого  вл етс  входом умножени , пр мой выход триггера в каждом младшем разр де подключен к первому входу первого элемента И и входу третьего элемента НЕ блока межр азр дрюго переноса следующего младшего разр да, в каждом старшем разр де содержит элемент И, пр мой выход триггера предьщущего старшего разр да соеди иен с первым входом.элемента И последующего разр да, управл ющий вход коммутатора блока межразр дного переноса  вл етс  управл ющим входом умножител , выход коммутато- ра блока межразр дного переноса . каждого младшего разр да соединен с управл ющим входом триггера того же младшего разр да и вторьми входами первого и второго элементов И

   -

   f5

   1-292

   ь о 5

    

   0 ао 35 40

   20

   25

   30

   1764

   блока межразр дного переноса следующего младщего разр да, выход коммутатора блока межразр дного переноса последнего младшего разр да подключен к второму входу первого элемента И первого старшего разр да, первый и второй информационные входы коммутатора блока межразр дного переноса  вл ютс  соответственно входами логической единицы и логического нул  умножител , отличающийс  тем, что, с целью расширени  области применени  за счет обеспечени  возможности згмножени  на любое число из натурального р да чисел, в него введены в каждьй старший разр д второй элемент И и элемент 1ШИ, выход которого соедр1нен с управл ющим входом триггера этого старшего разр да и вторым и первым входами соответственно первого II второго элементов И следующего старшего разр да, выходы которых подключены соответственно к первомз и второму входам элемента ШШ своего старшего разр да, инверсный выход триггера старшего разр да соединен с вторым входом второго элемента И послед тощего старшего разр да, третьи входы первого и второго элементов И старших разр дов  вл ютс  соответственно входами сложени  и вычитани  умножител , первые входы первого и второго элементов И первого младшего разр да объединены и  вл ютс  первым гшформацион- ным входом у 5ножител , второй вход первого элемента И и вход третьего элемента НЕ первого младшего разр да объединены и  вл ютс  вторым ин-, формационным входом умножител .

   Таблица J

   Продолжение табл. J

   Т а б л и ц а 2

   129217610

   ТаблицаЗ

   Таблица 4

   25лвг 0 24 AJzTo