SU1501052A1 - Устройство дл вычислени функции Х= @ А @ +В @ - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может примен тьс  в цифровых вычислительный машинах и специализированных вычислительных устройствах. Цель изобретени  - повышение быстродействи  и упрощение устройства. Поставленна  цель достигаетс  тем, что в устройство, содержащее схему сравнени  1, два коммутатора 2, 3, два сумматора 4, 5, введены третий сумматор 6 и элемент НЕ 7. 1 ил.

Description

СП

ю

Изобретение относитс  к вычислительной технике и может быть применено в цифровых вычислительных машинах и специализированных вычислительных устройствах.

Цель изобретени  - повышение быстродействи  при одновременном упрощении устройства.

Устройство раелизует приближенный алгоритм в соответствии с выражени ми:

4AZ + В2 0,960А + 0,398В, при А -В;

-|А2 + В2 0,960В. + 0,398А, при Вг А.

Погрешность приближенного алгоритма равна 4%.

На чертеже представлена функциональна  схема устройства.

Устройство содержит схему 1 сравнени , первьй 2 и второй 3 коммутаторы , первый 4, второй 5 и третий 6 сумматоры и элемент НЕ 7.

Устройство работает следующим образом:

При подаче операндов А и В на входы :схемы 1 сравнени  и входы коммутато- :ров 2 и 3, на выходе коммутатора 2 образуетс  большее из двух входных чисел, на выходе коммутатора -3 - меньшее из двух входных чисел. Обозначим их соответственно а и Ь, а Ь. Преобразованные коэффициенты из дес тичного кода в двоичный записываютс : 0,.1111011; 0,398 - .0110011 в двоичном коде. Погрешность за счет алгоритма, равна  4% , определ етс точностью п того знака. С учетом того, что аппаратурна  погрешность много меньше погрешности алгоритма, можно записать: + Ъ

а b b b. .

32 4 8 - 64 Р -

На выходе сумматора 4 образуетс 

.Ъ b b . значение 7   64 Д

4; 8 и 64 осуществл етс  смещением разр дов на входах сумматора 4. ЗнаЯ

чение (а - ) образуетс  на выходе

сумматора 6. Деление на 32 осуществл етс  смещением разр дов на входе сумматора 6. Знак перед а/32 (минус) образуетс  за счет инверсии числа а

на элементе НЕ 7 и соединени  входа переноса сумматора 6 с шиной 1. На выходе сумматора 5 образуетс 

значение X

а . Ь b b

а-от 7 о с7 32 4 8 64

5

0

5

0

5

0

5

0.

5

с точностью до п того знака, которое определ етс  приближенным алгоритмом вычислени . Вычислени  ведутс  в реальном масштабе времени с точностью не ниже, чем у известного устройства. Благодар  введению новых элементов и св зей между ними увеличиваетс  быстродействие вычислений. Примене- ние устройства не требует учета масштабного коэффициента 1,04, что дает возможность использовать устройство в системах, где не предусмотрены операции с числами , большими единицы, например, в цифровых фильтрах, ведущих обработку информации в реальном масштабе времени.

Claims (1)

1. / Формула изобретени 

   Устройство дл  вычислени  функции X А + В, содержащее первый и второй сумматоры, схему сравнени  и первый и второй коммутаторы, причем выход схемы сравнени  соединен с управл ющими входами первого и второго коммутаторов, отличающеес  тем, что, с целью повьш1е- ни  быстродействи  при одновременном упрощении устройства, « него введены третий сумматор и элемент НЕ,причем первьй и второй входы схемы сравнени  соединены с первым и вторым информа- .ционными входами первого коммутатора и вторым и первым информационными : входами второго коммутатора соответ- .ственно и  вл ютс  соответственно первым и вторым информационными входами устройства, выход первого коммутатора соединен с первым входом третьего сумматора и с входом элемента НЕ, выход которого соединен с вто- ,рым входом третьего сумматора, выход которого подключен к первому входу второго сумматора, выход которого  вл етс  выходом устройства, а второй вход соединен с выходом первого сумматора , первый, второй и третий входы которого подключены к выходу второго коммутатора, входы переносов первого и второго сумматоров подключены к входу логического нул , а третьего сумматора - к входу логической единицы устройства.