SU1714587A1 - Устройство дл сложени -вычитани чисел с плавающей зап той - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть применено в высокопроизводительных систе- .а/ обработки информации.

и эестно устройство дл  сложени вычитони  чисел с плавакхцей зап той, вход щее в состав процессора ЕС-2050.

Недостатком устройства  вл етс  невысокое быстродействие вследствие того, что анализ на нормализацию результата происходит только после сложени -вычитани  мантисс; медленно вы . полй ютс  операции сдвига информации; требуетс  дополнительный такт преобразовани  дополнительного кода результата в пр мой код в случае хранени  чисел в пам ти в пр мом коде (в

ЕС ЭВМ числа с плавающей зап той хран тс  в пр мом коде).

Известно устройство дл  сложени вычитани  чисел с плавахлцей зап той, содержащее сумматор, сдвигатель и

сл оо блок дешифрации.

Данное устройство имеет более высокое быстродействие, чем предыдущее, вследствие того, что в составе устройства имеетс  быстрый сдвигатель. Однако , анализ на нормализацию результата происходит только после сложени -вычитани  мантисс и требуетс  дополнительный такт преобразовани  дополнительного кода результата в пр - i ой код в случае хранени  чисел в па ти в пр мом коде, что не позвол ет достичь более высокого быстродействи . Наиболее близким по технической сущности к предлагаемому  вл етс  устройство дл  сложени -вычитани  чисел с плавающей зап той, содержащее сумматор, сд игатель и узел предсказани  кодо Нормализации, причем входы мантисс первого и второго oneрандов устройства соединены с входами первого и второго слагаемых сум .матора,, выход функций генерации переноса которого соединен с первым входом узла предсказани  кода нормализации , второй вход которого соединен с выходом функций транзита переноса сумматора, выход тетрадных пере носов которого соединен с третьим входом узла предсказани  кода нормализации , четвертый вход которого сое динек с выходом выходного переноса сумматора и Я1л етс  выходом перенос устройства, выход кода нормализации которого соединен с выходом узла пре сказанм  кода нормализации и входом величины сдвига сдвигател , вход режима которого соединен с входом режима узла предсказани  кода нормализации и  вл етс  входом режима устройства, аыход результата которого соединен с выходом сдвигател , информационный вход которого соединен с выходом сум . мы сумматора. Данное устройство имеет более высо кое быстродействие по сравнению с .предыду11ими за счет параллельного фо мировани  кода- нормализации мантиссы результата и собственно мантиссы результата сложени -вычитани . Недостатком устройства  вл ютс  невысокое быстродействие в случае хранени  чисел в пам ти в пр мом ко де. Это обусловлено тем, что в случае получени  на выходе устройства р зультата в дополнительном коде треб етс  дополнительный такт преобразов ни  дополнительного кода результата пр мой код; ограниченные функционал иые возможности данного устройства из-за предположени , что входные оме ранды нормализованные (в ЕС ЭВМ one ранды могут быть и ненормализованны ми) и из-за невозможности правильно сформировать код нормализации и осу ществить нормализацию результата, е ли результат отрицательный и имеет вид: 1111 1111...1111 0000...0000; изка  достоверность формируемых на выходе устройства результатов из-за тсутстви  средств встроенного контрол ., Целью изобретени   вл етс  повыение быстродействи  и повышение достоверности формируемых результатов устройства. Поставленна  цель достигаетс  тем, что в устройство дл - сложени -вычитани  чисел с плавающей зап той, содержащее первый сумматор, первый сдвигатель и первый узел предсказани  кода нормализации, первый и второй входы которого соединены с выходом функций генерации переноса и с выходом функций транзита переноса первого сумматора соответственно, дополнительно введены два сумматора, четыре вычислител , второй сдвигатель, второй узел предсказани  кода нормализации, восемь коммутаторов, три узла управлени  коммутатором, узел обработки знаков, узел сравнени  четностей и узел поразр дного сравнени , причем вход мантиссы первого операнда устройства соединен с первыми входами первого и второго коммутаторов,втооые входы которых соединены с входом мантиссы второго операнда устройства , вход пор дка первого операнда которого соединен с первым входом третьего коммутатора, с входом уменьшаемого первого вычитател  и с входом вычитаемого второго вычитател , вход пор дка второго операнда устройства соединен с вторым входом третьего коммутатора , с входом вычитаемого первого вычитател  и с входом уменьшаемого второго вычитател , выход второго вычитател  соединен с первым входом четвертого коммутатора, второй вход которого соединен с первым выходом первого вычитател , второй выход которого соединен с управл ющими входами коммутаторов с первого по четвертый и с первым входом узла обработки знаков, второй, третий и четвертый входы которого соединены с входом знака мантиссы первого операнда, входом знака мантиссы второго операнда и с входом режима устройства соответст-, венно, первый и второй входы второго узла предсказани  кода нормал,зации соединены с выходом функций генерации переноса и с выходом функций транзита переноса второго сумматора соответственно , выход суммы первого сумматора соединен с первыми входами п того ко мутатора, узла сравнени  четностей и узла пор зр дного сравнени , выход суммы второго сумматора соединен с вторыми входами п того коммутатора, узла сравнени  четностей и узла пора р дного сравнени , выход первого узЬ предсказани  кода нормализации соеди нен с первым входом шестого коммутат ра и третьим входом узла поразр дног сравнени , выход второго узла предсказани  кода нормализации соединен вторым входом шестого коммутатора и четвг ,)тым входом узла поразр дного сравнени , вход уровн  логической еди ницы устройства соединен с первым вх дом третьего сумматора, второй вход которого соединен с выходом третьего коммутатора и с входом уменьшаемого третьего вычитател , вход вычитаемог которого соединен с входом вычитаемо го четвертого вычитател , выходом шестого коммутатора и с входом величины сдвига первого сдвигател , информационный вход которого соединен с выходом п того коммутатора, выход i первого коммутатора соединен с инфор мационным входом второго сдвигател , вход величины сдвига которого соединен с выходом четвертого коммутатора выход второго коммутатора соединен с первым входом первого сумматора, вто рой вход которого соединен с выходом второго сдвигател  и с первым входом второго сумматора, второй вход которого соединен с первым входом первого сумматора, управл ющий вход п того коммутатора соединен с вь ходом пер вого узла управлени  коммутатором и третьим входом узла сравнени  четностей , первый выход первого сдвигател  соединен с первым входом седьмого коммутатора, выход которого соединен с четвертым входом узла сравнени  чет ностей, выход которого  вл етс  первым разр дом выхода признака ошибки устройства, выход мантиссы результата которого соединен со старшими разр да ми выхода седьмого коммутатора, стар шие разр ды второго входа которого соединены с входом константы устройства , выход знака мантиссы результата которого соединен с первым выходом узла обработки знаков, п тый вход которого соединен с выходом переноса первого сумматора, с первыми входами узлов управлени  коммутатором с первого по третий и с п тым входом узла поразр дного сравнени , управл ющий зход которого соединен с вторыми входами узлов управлени  коммутатором с первого по третий, с управл ющими входами узлов предсказани  кода HODмализации , с входами переносов первого и второго сумматоров, с входами режима первого и второго сумматоров и с вторым выходом узла обработки знаков, шестой вход которого соединен с выходом переноса второго сумматора , с третьими входами первого и второго узлов управлени  коммутатором и с шестым входом узла поразр дного сравнени , выход которого  вл етс  вторым разр дом выхода npn3ridK,j ошибки устройства, вход управлени  нормализацией которого соединен с четвертым входом второго узла управлени  коммутатором, выход которого соединен с управл ющим входом шестого коммутатора, п тый вход узла сравнени  четностей соединен с первым выходом третьего узла управлени  коммутатором , третий вход которого соединен с вторым выходом первого сдвиглтел , старшие разр ды первого выхода которого соединены с младшими разр дами второго входа седьмого коммутатора , управл ющий вход которого соединен с вторым выходом третьего узла управлени  коммутатором и с управл ющим входом восьмого коммутатора, первый вход которого соединен с выходом третьего вычитател , выход третьего сумматора соединен с входом уменьшаемого четвертого вычитател , выход ко торого соединен с вторым входом восьмого коммутатора, выход которого  вл етс  выходом пор дка результата устройства. Поставленна  цель достигаетс  также тем, что узел предсказани  кода нормализации содержит формирователь кода маски, шифратор и блок элементов И, выход которого соединен с входом ифратора, выход которого  вл етс  выходом узла предсказани  кода нормаизации , первый вход которого соедиен с первым входом формировател  ко- а маски, выход которого соединен с ервым входом блока элементов И, втоой вход которого  вл етс  вторым ходом узла предсказани  кода нормаизации , управл ющий вход которого оединен с вторым входом фopмиpoв.Jтe  кода маски. 7 . 17Й Поставленна  цель достигаетс  также тем, что узел сравнени  метностей содержит четыре узла свертки по модулю два и коммутатор, первый вход которого соединен с выходом первого узла свертки по модулю два, первый вход КОТОРОГО  вл етс  первым входом узла сравнени  четностей, второй вход которого соединен с входом второго узла свертки по модулю два, выход которого соединен с вторым входом коммутатора, управл Ю111ин вход которого  вл етс  третьим входом узла сравнени  четностей , четвертый вход которого соединей с входом третьего узла свертки по модулю два, выход которого соединен с первым входом четвертого узла свертки по модулю два, выход которого  вл етс  узла сравнени  четностей, п тый вход которого соединен с вторым входом первого узла свертки по модулю .два, выход коммутатора соединен с вторым входом четвеотого узла свертки по |модулю два. Поставленна  цель достигаетс  также и тем, что узел поразр дного сравнени  содер хит группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ,- элемент ИЛИ и элемент И, первый аход которого  вл етс  управл ющим входом узла поразр дного сравнени , входы с первого по шестой которого соединены с входами с первого тю шестой группы элементов ИСКЛЮЧАЮЩЕ ИЛИ; выход которой соединен с входом элемента ИЛИ, выход которого соединен с вторым входом элемента И, выход которого  вл емс  выходом узла пор зр д ного сравнени . На фиг.1 пр 1ведена структурна  схе ма устройства Дл  сложени -вычитани  чисел с плавающей зап той; на фиг.2 структурна  схема первого узла предсказани  кода нормализации; на фиг.З структурные схемы формировател  кода маски и блока элементов И первого узла предсказани  кода нормализации; на фиг, - фрагмент взаимной организации функциональных схем формировате л  кода маски и блока элементов И пер вого узла прюдсказани  кода нормализации; на фиг.5 - структурна  схема узла сравнени  четностей; на фиг.6 структурна  схема узла поразр дного сравнени ; на фиг.7 - функциональна  схема узла обработки знаков; на фиг.8 10 - функциональные схемы узлов управ лени  коммутатором с первого по трети соответственно. Устройство дл  сложени -ЕЫчитани  чисел с плавающей зап той (фиг.1) содержит сумматоры 1-3 с первого по третий соответственно, первой и второй 5 узлы предсказани  кода нормализации, вычитатели 6-9 с первого по четвертый соответственно, первый 11 и второй 10 сдвигатели, коммутаторы 12-19 с первого по восьмой соответственно, узел 20 обработки знаков, узел 21 сравнени  четностей, узел 22 поразр дного сравнени , узлы 23-25 управлени  коммутатором с первого по третий соответственно , вход 26 мантиссы первого операнда , вход 27 мантиссы второго операнда , вход 28 пор дка первого операнда , вход 29 пор дка второго операнда, вход 30 знака мантиссы первого one- ранда, вход 31 знака мантиссы второго операнда, вход 32 режима устройства, вход 33 разрешени  нормализации, вход 3 константы устройства, вход 35 уровн  логической единицы устройства , выход Зб мантиссы результата, выход 37 пор дка результата, выход 38 знака мантиссы результата, выход 33 признака ошибки устройства, первый kQ и второй I выходы вычитател  6, выход +2 вычитател  7, выходы коммутаторов 12-15 соответственно, выход 7 сдвигател  10, второй выход 8 узла 20 обработки знаков, выходы Э и 50 сумм сумматоров 1 и 2 соответственно , выходы 51 и 52 функций генерации переноса сумматоров 1 и 2 соответственно, выходы 53 и функций транзита переноса сумматоров 1 и 2 соответственно, выходы 55 и 56 переноса сумматоров 1 и 2 соответственно , выходы 57 и 58 узлов i и 5 предсказани  кода нормализации соответственно , выходы 59 и 60 коммутаторов 1б и 17 соответственно, первый б1 и второй 62 выходы сдвигател  1, младшие разр ды 63 второго входа коммутатора 18, выход б коммутатора 18, выходы 65 и 66 узлов 23 и 2 управлени  коммутатором соответственно, первый 67 и второй 68 выходы узла 25 управлени  коммутатором, выход б9 сумматора 3, выходы 70 и 71 вычитателей 8 и 9 соответственно .

ственно, вход 26 мантиссы первого операнда устройства соединен с первыми входами первого 12 и второго 13 коммутаторов, вторые входы которых соединены с входом 27 мантиссы второго операнда устройства, вход 28 пор дка первого операнда которого соединен с первым входом третьего коммутатора k, с входом уменьшаемого первого вычитател  бис входом вычитаемого второго вычитател  7, вход 29 пор дка второго операнда устройства соединен с вторым входом третьего коммутатора k, с входом вычитаемого первого вычитател  бис входом уменшаемого второго вычитател  7, выход 2 второго вычитател  7 соединен с первым входом четвертого коммутатора

15,второй вход которого соединен с первым выходом 0 первого вычитател 

6, второй выход 1 которого соединен с управл ющими входами коммутаторов 12-15 с первого по четвертый и с первым входом узла 20 обработки знаков, второй, третий и четвертый входы которого соединены с входом 30 знака мантиссы первого операнда, входом 31 знака мантиссы второго операнда и с входом 32 режима устройства соответстиенно , первый и второй входы второго узла 5 предсказани  кода нормализации соединены с выходом 52 функций генерации переноса и с выходом 5 функций транзита переноса второго сумматора 2 соответственно, выход Э сум мы первого сумматора 1 соединен с первыми входами п того коммутатора.16, узла 21 сравнени  четностей и узла 22 поразр дного сравнени , выход 50 суммы второго сумматора 2 соединен с вторыми входами п того коммутатора

16,узла 2 сравнени  четностей и узла 22 пор зр дного сравнени , выход

57 первого узла предсказани  кода нормализации соединен с первым входом шестого коммутатора 17 и третьим входом узла 22 поразр дного сравнени , выход 58 второго узла 5 предсказани  кода нормализации соединен с вторым входом шестого коммутатора 17 и четвертым входом узла 22 поразр дного сравнени , вход 35 уровн  логической единицы устройства соединен с первым входом третьег.о су;1матора 3, второй вход которого соединен с выходом третьего коммутатора И и с входом уменьйаемого третьего вычитател  8, вход вычитаемого которого соединен с

входом вычитаемого четвертого вычитател  9, выходом 60 шестого коммутатора 17 и с входом величины сдвига первого сдвигател  11, информационный вход которого соединен с выходом 59 п того коммутатора 1б, выход 3 первого коммутатора 12 соединен с информационным входом второго сдвигателп 10, вход величины сдвига которого соединен с выходом 46 четвертого коммутатора 15, выходIl второго коммутатора 13 соединен с первым входом первого сумматора 1 и с вторым входом оторого сумматора 2, выход 7 второго сдвигател  соединен с вторым входом первого сумматора 1 и с первым входом второго сумматора 2, управл гощмй п того коммутатора 1б соединен с оыходом 65 первого узла 23 управлени  коммутатором и третьим входом узла 21сравнени  четностей, первый выход б1 первого сдвигател  11 соединен с первым входом седьмого коммутатора 18, ход б которого соединен с четвертым входом узла 21 сравнени  четностей , выход 39 которого  вл етс  первым разр дом выхода 39 признака ошибки устройства, выход Зб мантиссы результата которого соединен-со старшими разр дами выхода б седьмого коммутатора 18, старшие разр ды второго входа которого соединены с входами З константы устройства, выход 38 знака мантиссы результата которого соединен с первым выходом узла 20 обработки знаков, п тый вход которо го соединен с выходом 55 переноса первого сумматора 1, с первыми входами узлов 23-25 управлени  коммутатором с первого по третий и с п тым i входом узла 22 пор зр дного сравнени , управл ющий вход которого соединен с вторыми входами узлов 23-25 управлени  коммутатором с первого по третий, с управл ющими входами узлов j и 5 предсказани  кода нормализации, с входами переносов первого 1 и второго 2 сумматоров, с входами режима первого 1 и второго 2 сумматоров и с эторык выходом узла 20 обработки знаков, шестой вход которого соединен с выходом 56 переноса второго сумматора 2, -с третьими входами первого 23 и второго 24 узлоа управлени  коммутатором и с шестым входом узла 22 поразр дного сравнени , выход 39, которого  вл етс  вторым разр дом выхода 39 признака ошибки устройства, вход 33 управлени  нормплизацией которого соединен с четвертым входом второго узла 2k управлени  коммутатором , выход 66 которого соединен с управл кхчим входом шестого коммутатора 17, п тый вход узла 21 сравнени  четностей соединен с первым выходом 67 третьего узла 25 управлени  коммутатором, третий вход которого соединен с вторым выходом 62 первого сдвигател  11, разр ды первого выхода б1 которого соединены с младшими разр дами второго входа седьмого коммутатора 18j управл ющий вход которого соединен с вторым выходом 63 третьего узла 25 управлени  коммутатором и с управл юу1им входом восьмого коммутатора 19, первый вход которого соединен с йыходг/м 70 третьего вычитател  8, выход 69 третьего сумматора 3 соединен с входом уменьшаемого иетвертого ЕЫчитател  9, выход 71 которого соединен с вторым входом восьмого коммутатора 19, выход которого  вл етс  выходом 37 пор дка результата устройства. , Первый узел k предсказани  кода нормализации содержит (фиг,2) формирователь 72 кода маски, блок 73 элементов И, шифратор 7, выход 75 формировател  72 кода маски и выход 7б блока 73 элементов И. Формирователь 72 кода маски содер жит (фиг.З) дев ть элементов шифрации, вооемь групп элементов ИЛИ , восемь групп входов функций генерации переноса, старшие разо ды 79i-79g выходов элементов 77д-77д щифрзции соответственно, млад шие разр ды 80|-807 выходов элементо цифрации соотаетстеенно, раз р ды 81(-81з выхода элемента шиф рации, выходы 75)-75g групп элементо ИЛИ соответственно. Блок 73 элементов И содержит (фиг.З) восемь групп элементов И 82(-82g, восемь групп входов 53|-33g функций транзита переноса, восемь групп выходов 7б -7б5блока 73. Элемент 77$ шифрации содержит (фиг.) семь элементов ИЛИ . восемь разр дов 8 -8jg входа 51, функций генерации переноса, семь раз 17 Группа элементов И 82 содержйт (фигЛ) восемь элементов И 88|-88g, осемь разр дов входа 53 ункций транзита переноса, восемь разр дов группы выходов 7б лока 73. Узел 21 сравнени  четностей содержит (фиг.5) четыре узла 91-9 свертки по модулю два, коммутатор 93, выходы 96-98 узлов 91-93 свертки по модулю два соответственно, выход 99 коммутатора 95, первый разр д 39 выхода 39 признака ошибки устройства. Узел 22 пор зр дного сравнени  содержит (лиг.6) группу элементов ИСКПСЧАЮ1ЦЕЕ ИЛИ 100, элемент ИЛИ 101, элемент И 102, выход 103 группы элементов ИСКЛОЧ/и-ЖЕЕ ИЛИ 100, выход Ю элемента ИЛИ 101, второй разр д 392, выхода 39 признака ошибки устройства. Узел 20 обработки знаков содержит (фиг.7) два элемента ИСКЛОЧМ)ЦЕЕ ИЛИ 105 и 106, элемент НЕ 107, два элемента 2И-2ИЛИ 108 и 109, три элемента И 110-112, элемент ИЛИ 113, выход 11 4, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 105, выход 115 элемента НЕ 107, выходы 11б и 117 элементов 108 и 109 соответственно . Первый узел 23 управлени  коммутатором содержит (фиг.8) два элемента И 118 и 119 и элемент ИЛИ 120. Второй узел управлени  коммутатором содержит (фиг.) четыре элемента И и элемент ИЛИ 25. Третий узел 25 управление коммутатором содержит (фиг.10) элемент И 126 и элемент ИЛИ 127. функциональное назначение и реализаци  основных блоков и УЗЛОВ устройства дл  сложени -вычитани  чисел с ПлаваЮ14ей зап той. Вычитатели 6 и 7, сдвигатель 10, коммутаторы 12-15 обеспечивают выравнивание пор дков операндов. Вычитатели 6 и 7 предназначены дл  определени  разности пор дков операндов, причем на выходе вычитател  6 формируетс  разность между пор дком первого и второго операндов, а на выходе 42 вычитател  7 - разность между пор лком второго и первого oneВычитатели 6 и 7 могут быть реализованы различными способами, например на сумматорах с инвертированием второго слагаемого на входе. Коммутаторы 12-15 управл ютс  сиг налом с выхода вычитател  6. Так, при значении заема, равном 0(l), на ; выход коммутатора поступает значение пор дка первого (второго) операнда, на выход А коммутатора 13 поступает значение мантиссы первого (второго) операнда, на выход 3 коммутатора 12 поступает значение мантиссы второго (первого) операнда, Иа выход А6 коммутатора 15 поступает .значение разности пор дков операндов с выхода АО вычитател  6 (с выхода Ц2 вычитател  7) в пр мом коде. Коммутаторы 12-15 могут быть реализова: ны различными способами, например на элементах 2И-2ИЛИ. I Сдвигатель 10 предназначен дл  выполнени  необходимого при выравниI вании пор дков операндов сдвига впра во мантиссы операнда с меньшим пор д ком. На вход величины сдвига сдаигател  10 поступает информаци  с выход 6 коммутатора 15. Следует отметить, что в ЕС ЭВМ с целью повышени  точно сти выполнени  арифметических операций при выполнении сложени -вычитани используетс  дополнительна  цифра (тетрада). Поэтому может быть предус мотрено расширение выхода А7 сдвигател  10 На одну дополнительную цифру Сдвигатель 10 может быть реализован различными способами. Таким образом, на выход .А5 коммутатора 1А поступает значение бол шего пор дка операндов, на выход А4 коммутатора 13 значение мантиссы операнда с большим пор дком . На выход 7 сдвигател  10 значение сдвинутой вправо мантиссы операнда с меньшим пор дком. Сумматоры I и 2, коммутатор 1б, узел 23 управлени  коммутатором и узел 20 обработки знаков обеспечивают сложение-вычитание мантисс операндов с учетом знаков мантисс операндов (знаки мантисс операндов поступают на входы 30 и 31 устройства) и режима работы устройства (режим опеУрации сложение или вычитание задаетс  на входе 32 уст| ойства) . В блоке 20 формируетс  знак мантиссы результата . Сумматоры 1 и 2 предназначены дл  сложени -вычитани  мантисс операндов, поступающих на их входы после выравнивани  пор дков с выхода АА коммутаторе 13 и с выхода А7 сдвигател  10. Режим работы сумматоров 1 и 2 определ етс  уровнем логического сигнала, поступающего на их входы режима с выхода А8 узла 20 (дл  определенности уровень логического нул  соответствует сложению мантисс, а уровень логической единицы - вычитанию мантисс, которое выполн етс  путем сложени  уменьшаемой мантиссы с дополнительным кодом вычитаемой мантиссы). Отметим , что при вычитании мантисс Су-матор 1 выполн ет вычитание мантиссы операнда с меньшим пор дком из мантиссы операнда с большим пор дком, а сумматор 2 - вы итание мантиссы one- ранда с большим пор дком из мантиссы операнда с меньшим пор дком. Это позвол ет при любых значени х мантисс всегда иметь в устройстве результат вычитани  мантисс в пр мом коде (либо на выходе j.9 суммы сумматора 1 , либо на выходе 50 суммы сумматора 2). При выполнении в устройстве сложени  мантисс сумматоры I и 2 формируют на своих выходах одинаковые результаты. Это позвол ет простым способом (например , путем пор зр дного сравнени  соответствующих результатов) организовать контроль работы сумматоров 1 и 2. Сумматоры 1 и 2 могут быть построены любым из Известных способов. Коммутатор 1б предназначен дл  выбора с выходов и 50 суммы сумматоров 1 и 2 мантиссы результата в пр мом коде. Коммутатор 1б может быть реализован на элементах 2И-2ИЛИ. Узел 23 управлени  коммутатором (фиг.8) управл ет работой коммутатора 1б, причем на его выходе 65(652) ормируетс  уровень логической единицы в случае необходимости пропуска на выходе 59 коммутатора 1б информации с выхода 3 сумматора I (с выхода 0 суммы сумматора 2). Узел 23 управени  коммутатором может быть реалиован на элементах И и ИЛИ. Узел 20 обработки знаков формирует правл ющий сигнал на выходе 8 дл  умматоров и 2, узлоп t и 5 предказани  кода нормализации, узла 22 ор зр дного сравнени  и узлов 23-25 правлени  коммутатором на основе нализа знаков мантисс операндов (знакй поступают на входы 30 и 31 устройства ) и сигнала режима работы, поступающего на вход 32 устройства, а также формирует знак мантиссы результата , дополнительно использу  значениа упразл щего сигнала на выходе il вычитател  6 и значени  выходных переносов сумматоров 1 и 2 на выходах 55 и 56 соответственно. Узел 20 обработ ки знаков может быть реализован на элементах И, ИЛИ, НЕ и ИСКЛОЧАЮЩЕЕ ИЛИ (фиг.7). Узлы и 5 предсказани  кода нормализации , коммутатор 17 и узел 2 управлени  коммутатором обеспечивает предсказание кода нормализации дл  мантиссы результата, формируемой в пр мом коде, t и 5 предсказани  кода нормализации на основе Аункций генерации и транзита переносов предсказы вают коды нормализации мантисс, формируемых на выходах Э и 50 сумматоров 1 и 2 соответственно, причем код нормализации предсказываетс  с точностью до единицы младшего разр да толысо дл  мантиссы результата, формируемой в пр мом коде.(полумаемый код нормализации либо равен исти юму , либо больше его на единицу младшего разр д). Код нормализации дл  мантиссы; формируемой в дополнительном коде, предсказываетс  неверно, однако он в дальнейшем не использует с . Принцип работы и особенности струк турной организации узлов и 5 предсказани  кода нормализации (дл  прос тоты разр дности мантисс операндов выбрана равной 12, а нормализаци  двоична ). Сложение мантисс операндов. Пусть на входы сумматора дл  сложени  поступает следул- а  информаци  0000 0100 1001 Мантисса 1-го операнда 0000 0001 0111 Мантисса 2-го операнда 0000 0101 1111 Функции Т 0000 0110 0000 Мантисса результата ов). Фактический код нормализации тиссы результата также равен 5. Пусть на входы сумматора дл  елои  поступает следующа  информаци : 0000 0100 1001 Мантисса 1-го операнда 0000 ООП 0111 Мантисса 2-го операнда 0000 0111 1111 . Функции Т 0000 1000 0000 Мантисса результата Анализ функций Т транзита переноса т код нормализации, равный 3. Факеский же код нормализации мантиссы ультата равен k, Вычитание мантиссы операндов. Пусть на входы сумматора поступает дующа  информаци : 0000 0100 1001 Мантисса 1-го операнда 0000 0001 0111 Мантисса 2-го операнда 1111 1110 1000 Обратный код мантисса 2-го операнда 1 входной перенос 0000 0100 1000 Функции G 1111 1110 1001 Функции Т 0000 ООП 1111 Маска по функци м G 0000 0010 1001 Замаскированные функции Т 0000 0011 0010 Мантисса результата Анализ замаскированных по функци м енерации переноса функций Т трана переноса дает код нормализации, ный 6. Фактический код нормализамантиссы результата также равен 6. Пусть на входы сумматора поступает дующа  информаци : 0000 0100 1001 Мантисса 1-го операнда 0000 0000 1001 Мантисса 2-го операнда 0000 0100 0000 Мантисса резуль тата Анализ замаскированных по функци  м G генерации переноса дает код нормализации, равный 6. Фактический же код нормализации мантиссы резуль тата равен 5. Таким образом, при сложении мантисс двух операндов код нормализаци мантиссы результата можно определит по функци м Т транзита переноса с точностью до единицы младшего разр  да (либо равен, либо больше на един |цу младшего разр да). При вычитании мантисс двух операндов функции G генерации переноса используютс  дл  формировани  кода маски, а код нормализации мантиссы результата опред л етс  по маскированным функци м Т транзита переноса с точностью до еди ницы младшего разр да (либо равен, либо больше на единицу младшего раз р да ) . формирователь 72 кода маски при вычитании мантисс формирует маску, количество старших разр дов которой на один разр д превышает количество старших нулевых разр дов в функци х G генерации переноса. Все младшие разр ды маски равны единице. При сло жении мантисс формирователь 72 кода маски формирует маску, состо щую из одних единиц. Формирователь 72 кода маски может быть реализован на элементах ИЛИ (фиг.З и ), Блок 73 элементов И предназначен дл  маскировани  функций Т транзита переноса маской, поступающей с выхода 75 формировател  72 кода маски. БЛОК 73 элементов И может быть реали зован на двухвходоаых элементах И (фиг.З и 4). Шифратор l предназначен дл  формировани  кода нормализации маскированных функций Т транзита переноса и может быть реализован различными способами, например на элементах И, ИЛИ. НЕ. 1 78 Коммутатор 17 предназначен дл  выбора с выходов 57 и 53 узлов 4 и 5 соответственно предсказанного кода нормализации мантиссы в пр мом коде. Коммутатор 17 может быть реализован на элементах 2И-2ИЛИ. Узел 2k управлени  коммутатором (фиг.9) управл ет работой коммутатора 17, причем на его выходе 66(622) формируетс  уровень логической единицы в случае необходимости пропуска на выход 60 коммутатора 17 информации с выхода 57 узла k (с выхода 58 узла 5). При выполнении операций сложени -вычитани  без нор/ ализации на вход 33 устройства поступает уровень логического нулл, под действием которого на выходах 66, 66 узла 24 формируютс  нулевые уровни. В этом случае на выход 60 коммутатора 17 вы- даетс  нулева  информаци , независимо от значений на выходах .57 и 58 узлов 4 и 5 соответственно. Узел 24 управлени  коммутаторюм может быть реализован на элементах И, ИЛИ (фиг.9). Сдвигатель П, коммутатор 18 и узел 25 управлени  коммутатором обеспечивают выполнение нормализующего Сдвига мантиссы результата. Сдвиглтель 11 выполн ет сдвиг влево мантиссы результата, поступающей с выхода 59 коммутатора 1б, по коду нормализации, поступаю1(ему с выхода 60 коммутатора 17. Сдвигатель П, как и Сдвигатель 10, может быть реализован известными способами. Коммутатор )8 выполн ет корректирующий сдвиг мантиссы результата вправо на один разр д (на тетраду) в случае нарушени  нормализации влево либо при сложении МЗНтисс на сумматорах I и 2 (значение переноса на выходах 55 и 5б рпвно лог. 1 при значении уровн  логического сигнала на выходе 48 узла 20 равном лог. О) , либо при нормллизую1(ем слзиге на сдвисдвигателе 11 (ил выходе б2 старшего ополнительного разр да сдь; гател  1 1 формирован уровень лог.1). При том в CTapuJHM разр д мантиссы реультата через вход 34 устройства водитс  кол 0001. Коммутатор 18 моет быть реализован нд элементах И, ЛИ, НЕ. 19 . 171 уровень лог. 1, в случае необходимости корректирующего сдвига вправо на один разр д (на тетраду). Узел 25 управлени  коммутатором может быть реализован на элементах И и ИЛИ (фиг.Ю). Сумматор 3, вымитатели 8 и Э и коммуматор J9 обеспечивают быстрое внесение корректирующей поправки в пор док результата при выполнении нормализующего сдвига мантиссы на сдвигателе 11 и коммутаторе 18. Вычитатель 8 вычитает из большего пор дка операндов, поступающего с выхода 5 коммутатора И, значение кода. нормалиаации, поступающее с выхода 60 коммутатора 17. Сумматор 3 предназначен дл  .внесени  корректирую1чеГ1 поправки +1 в пор док результата, котора  необходима при нарушении нормализации влево мантиссы результата либо при сложении мантисс нэ сумматорах 1 и 2, либо при нормали сдвиге на сдвигателе 11. Су,матор 3 может быть построен любым из известных способов. Вычитатель 9 вычитает из большего пор дка операндов с учетом его предварительной поправки на 1 п сумматоре 3, значение кода нормализации, поступающее -с выхода 60 коммутатора 17. . Вычитатели 8 и 9 могут быть peaлизованы различными способами, например на сумматорах с инвертированием второго слагаемого на входе. Коммутатор 19 предназначен дл  выдачи на выход 37 устройства конечного значени  пор дка результата либо с выхода 70 вычитател  8, либо с выхода 71 вычитател  9 под управлением сигнал .э, сформированного на выходе 68 узла 25 управлени  коммутатором. Коммутатор 19 может быть реализован на элементах 2И-2ИЛИ. Узел 21 сравнени  четностей пред . назначен дл  контрол  сдвигател  11 и коммутаторов 16-18 путем формировани  предсказаной и фактической четностей мантиссы результата с их последующим сравнением. Предсказанна  четность мантиссы результата определ етс  либо четностью суммы на выходе 19 сумматора 1 с возможным уметом его выходного перекюса на выходе 55 (перенос учитываетс  только при сложении мантисс сигналом на выходе 67 узла 25) либо чётностью суммы на выходе 50 58720 сумматора 2. Прелсказанные четности формируютс  на выходах 9б и 97 узлов 91 и 92 свертки по модулю два (фиг.5). , Выбор предсказанной четности осуществл етс  коммутатором 95 под управлением сигнала, образованного на выходе б5 узла 23 управлени  коммутатором, Фактическа  четность результата форjg мируетс  на выходе 98 узла 93 свертки по модулю два. Сравнение фактической и предсказанной четностей резу ьтата производитс  п узле 9 свертки по модулю два. Как уже отмечалось, j в ЕС ЭВМ возможно применение дополнительной цифры (тетрады). В этом с.пучае четность суммы на выходах «9 и 50 сумматоров 1 и 2 определ етс  с учетом дополнительной цифры (тетра20 следовательно, дополнительна  . цифра должна учитыватьс  и при определении d)aкт.- ecкoй четности мантиссы результата. Дл  этого с выхода 6Ц коммутатора 18 дополнительна  цифра подаетс  на вход узла 21 вместе с основ «ми разр дами мантиссы результата, поступающими также на выход Зб мантиссы результата устройства. Узел 21 .может быть реализован на элементах ЗО ИСКЛОЧАЮ1-1ЕЕ ИЛИ и 2И-2ИЛИ (фиг.5). Узел 22 поразр дного сравнени  предназначен дл  контрол  функционировани  сумматоров 1 и 2 и узлов k и 5 предсказани  кода нормализации при . выполнении сложени  мантисс за счет поразр дного сравнени  значений на одноименных выходах сумматоров 1 и 2 узлов « и 5. Узел 22 поразр дного сравнени  может быть реализован на 40 ИСКЛОЧЛЮЛЕЕ ИЛИ, ИЛИ и И (фиг.б). Устройство дл  сложени -вычитани  чисел с плаллюией зап той работает следующим образом. 45 входы 26 и 27 устройства поступают значени  мантисс первого и втоРого операндов соответственно. На входы 28 29 устройства поступают значени  пор дка первого и второго Qоперандов соответственно. На входы 30 и 31 устройства поступают значе   знаков мантисс первого и второго операндов соответственно. На вход 32 режима устройства поступает уровень лог. О при выполнении операции ело-, , жение, и лог. 1 - при выполнении операции вычитание, Вычитатели 6 и 7 определ ют разность между-пор дками первого и BTQрого операндов. На выходе 1 вычитател  6 формируетс  уровень лог. О при большем пор дке первого операнда и уровень лог,- 1 - при большем пор дке второго операнда. Под управлением сигнала на выходе вычитател  6 коммутаторы 12 и 13 пропускают на свои выходы и мг:нтиссы операндов с меньшим и с большим пор дками соответственно, коммутатор Il пропус кает на выход 5 больший пор док, а коммутатор 15 - разность пор дков операндов в пр мом коде, котора  поступает на вход величины сдвига сдви гйтел  10, на котором производитс  выравнивающий пор дки операндов сдви вправо мантиссы операнда с меньшим пор дком. Узел 20 в соответствии с информацией На входах 30-32 формирует на выходе kQ уровень лог. О (при не-. обходимости выполнени  сложени  мзнтисс операндов) или лог. 1 (при не обходимости выполнени  вычитани  ман тисе операндов). Под управлением сигнала на выходе 8 узла 20 в сумматорах 1 и 2 начинаетс  сложение (вычитание) мантисс операндов, а параллельно в узлах и 5 предсказани  кода нормализации по значени м поразр дных функций . транзита переноса, поступающих с выходов 53 и 5 сумматоров 1 и 2 и замаскированных с учетом значений поразр дных функций генерации переноса , поступающих с выходов 51 и 52. сумматоров 1 и 2 формируютс -два кода нормализации. Код нормализации, предсказанный дл  мантиссы, формируе мои в пр мом коде, точен или больше на единицу истинного. Код нормализации , предсказанный дл  мантиссы, фор мируемой в дополнительном коде, неправильный и в дальнейшем не используетс . В зависимости от формируемых на выходе 48 узла 20 обработки знака и на выходах 55 и 5б сумматоров t и 2 уровней логических сигналов коммутаторы 16 и 17 под управлением узлов 23 и 24 управлени  коммутатором пропускают На выходы 59 и60 мантиссу результата, сформированную в пр мом коде и ее предсказанный код нормализации соответственно, а узел 20 формирует значение знака мантиссы результата , которое поступает на выход 38 устройства. В случае выполнени  операции сложени  (вычитани ) без нормализации (на входе 33 управлени  нормализацией устройства в этом случае присутствует уровень лог.О) на выходе 60 коммутатора 17 формтруетс  нулевой код нормализации мантиссы результата . На сдвигателе 11 выполн етс  нормализующий сдвиг мантиссы результата, поступающей с выхода 59 коммутатора 1б, влево на величину предсказанного кода нормализации, поступающего на вход величины сдвигател  11 с выхода 60 коммутатора 17. Параллельно с работой сдвигател  11 на вычитател х 8 и 9 из значени  большего пор дка операндов (больший пор док сформирован на выходе 45 коммутатора Ij) вычитаетс  значение предсказанного на выходе 60 коммутатора 17 кода нормализации, причем сумматор 3 осуществл ет корректирующую поправку +1. В случае отсутстви  нарушени  нормализации мантиссы результата влево под управлением узла 25 управлени  коммутатором коммутатор 18 пропускает на выход Зб устройства значение мантиссы результата с выхода б1 сдвигател  11, а коммутатор 19 пропускает на выход 37 устройства значение пор дка результата с выхода 70 вычитател  8. В случае возникновени  нарушени  нормализации мантиссы результата влево (это происходит, когда на выходе 55 сумматора 1 формируетс  уровеньлог .1 при установленном на выходе 8 узла 20 уровне лог.О, или же когда на выходе б2 слаигател  11 формируетс  уровень лог.Т), на. выходе 68 узла 25 управлени  коммутатором формируетс  уровень лог.1 под действием которого коммутатор 18 осуще- ствл ет корректирую11ий сдвиг вправо на одну цифру (тетраду) значени  мантиссы результата, поступающей с выхоа б1 сдвиглтел  11, с внесением в . таршие разр ды цифры 1 (тетрады 001), а коммутатор 19 пропускает на ыход 37 устройства значение пор дка езультата с выхода 71 вычитател  9 {пор док с кбрректирующей поправкой 1).

свергни no модулю лва определ етс  четность суммы на выходе k3 сумматора 1 с учетом его выходного переноса (только при сложении мЬнтиссы, о чем сигнализирует уровень лог.М на выходе 67 узла 25 управлени  коммутатором ) . В узле 92 свертки по модулю два определ етс  четность суммы на выходе 50 сумматора 2. Коммутатор 95 под управлением узла 23 управлени  коммутатором пропускает на свой выход 99 либо сигнал четности с выхода 9б узла 91 (при сложении-мантиссы операндов или в случае формировани  прчмого кода мантиссы результата на выходе 9.сумматора 1 при вычитании мантисс операндов), либо.сигнал четности с выхода 97 узла 92 (в случае формировани  пр мого кода мантмссы результата нэ выходе 50 сумматора 2 при вычитании мантисс операндов). Фактическ   четность мантиссы результата формируетс  на выходе 98 узла 93 свертки по модулю два нп основании информа ции с выхода 6 коммутатора 18 (на выход ( подаетс  и дополнительна  цифра). Сравнение предсказанной (выход 99 комнутатора 95) и- фактической (выход 98 узла 93) четностей мантиссы результата производитс  на узле 9 свертки по модулю два. Результат этого сравнени  поступает на первый разр д 39/ выхода 39 признака ошибки устройства.

В узел 22 поразр дного сравнени  поступает информаци  с выходов «9 и 50, 55 и 56 сумматоров 1 и 2 и с выходсв 57 и 58 узлов и 5 предсказани  кода нормализации. На группе элементов ИСКГ«ЧЛОДьЕ ИЛИ ЮС производитс  поразр дно- сравнение значений на одноименных выходах сумматоров 1 и 2 и узлов i и 5. Сигналы несовпаденм  разр дов, формируемые на выходе 103 группы пементов ИСКЛОЧЛ ЭЦЕЕ ИЛИ 100, объедин ютс  ма элементе ИЛИ. 101 Сигнал несовпадени  с выхода 10 элемента ИЛИ 101 в случае сложени  мантисс операндов (на выходе 8 узла 20 сформирован уровень лог.О) через элемент И 102 поступает на второй разр д 39 выхода 39 признака ошибки устройства.

ни  формируетс  на выходе устройства в (ipr.oM коде, в известном устройстве требуетс  (с веро тностью 0,25 дл  равномерно распределенных чисел) дополнительный такт дл  перевода результата сложени -вычитани  в пр мой код..

Также в предлагаемом устройстве дл  сложени -вычитани  чисел с плавающей зап той достигаетс  расширение функциональных возможностей за счет того, что производитс  сложениевычитание как нормализованных, так и ненормализованных чисел с плавающей зап той, а результат сложени -вычитани  подаетс  на выход устройства как в нормализованном, так и в ненормализованном виде.

Кроме этого, в предлагаемом устройстве повышаетс  достоверность формируемых результатов, так, как производитс  сравнение четности мантиссы результата до нормализации с четностью мантиссы результата после нормализации с учетом дополнительной цифры, а также осуществить (при выполнении сложени  мантисс) сравнени  результатов сложени  мантисс и кодов нормализации.

Claims (3)

1. Устройство дл  сложени -вычитани  чисел с плавающей зап той, содержащее первый сумматор, первый сдвигатель и первый узел предсказани  кода нормализации, первый и второй входы которого соединены с выходом функций генерации переноса и с выходом функций транзита переноса первого сумматора соотвветственно, о т личаю:чеес  тем, что, с целью повышени  быстродействи  и достоверности формируемых результатов устро1 ства, оно дополнительно содержит два сумматора, четыре вычитател  второй сдвигатель, второй узел предсказани  кода нормализации, носемь коммутаторов, три узла управлени  коммутатором, узел обработки знаков, узел сравнени  четностей и узел поразр дного сравнени , причем вход мантиссы первсго операнда устройства соединен с первыми входами первого, и второго коммутаторов, вторые входы которых соединены с входом мантиссы второго операнда устройстоа, вход пор дка первого операнда которого соединен с первым входом третьего комму татора, с входом уменьшаемого первого вычитател  и с входом вычитаемого второго вычитател , вход пор дка второго операнда устройства соединен с вторым входом третьего коммутатора с входом вычитаемого первого вычитател  и с входом уменьшаемого второго вычитател , выход второго вычитател  соединен с первым входом четвертого коммутатора, второй вход .которого соединен с первым выходом первого вычитател , второй выход которого соединен с управл ющими входа ми коммутаторов с первого по четвертый и с первым входом узла обработки знаков, второй, третий и четвертый входы которого соединены с входом знака мантиссы первого операнда, входом знака мантиссы второго операнда и. с входом режима устройства соответственно, первый и второй в;;оды второго узла предсказани  кода нормализации соединены с выходом функций генерации переноса и с выходом функций транзита переноса второг сумматора соответственно, выход суммы первого сумматора соединен с первыми зходами п того коммутатора, узла сравнени  четностей и узла поразр дного сравнени , выход суммы вт рого сумматора соединен с вторыми входами п того коммутатора, узла срапнени  четностей и узла поразр дноге сравнени , выход первого узла предсказани  кода нормализации соединен с первым входом шестого коммутатора и третьим входом узла гюразр дного сравнени , выход второго узл предсказани  кода нормализации соеди нен с вторым входом шестого коммутатора и четвертым входом узла поразр д ного сравнени , вход уровн  логической единицы устройства соединен с пе вым входом трет-его сумматора, второй вход которого соединен с выходом третьего коммутатора и с входом умен: шаемого третьего вычитател , вход вычитаемого которого соединен с входом вычитаемого четвертого вычитател , выходом шестого коммутатора и с входом величины сдвига первого сдвигател , информационный вход которого соединен, с выходом п того коммутатора , выход первого коммутатора соединен с информационным входом второго сдвигател , вход величины сдвига которого соединен с выходом четверто.I го коммутатора, выход второго коммутатора соединен с первым входом первого сумматора, второй вход которого соединен с выходом второго сдвигател  и с первым входом второго сумматора , второй вход которого соединен с первым входом первого сумматора, управл ющий вход п того коммутатора соединен с выходом первого узла управлени  коммутатором и третьим входом узла сравнени  четностей, первый выход первого сдвигател  соединен с первым входом седьмого коммутатора, выход которого соединен с четвертым входом узла сравнени  четностей, выход которого  вл етс  первым разр дом выхода признака ошибки устройства , выход мантиссы результата которого соединен со старшими разр дами выхода седьмого коммутатора, старшие разр ды второго входа которого соединены с входом чонстанты устройства , выход знака ма (тиссы результата которого соединен с первым выходом узла обработки знаков, п тый вход которого соединен с выходом переноса первого сумматора, с первыми входами узлов управлени  коммутатором с первого по третий и с п тым входом узла поразр дного сравнени , управл ющий вход которого соединен с еюрыми входами узлов управлени  коммутатором с . первого по третий, с управл ющими, входами узлов предсказани  кода нормализации , с входами переносов первого и второго сумматоров, с входами режима первого и второго сумма-, торов и с вторым выходом узла обработки знаков, шестой вход которого соединен с выходом переноса второго сумматора, с третьими входами первого и второго узлов управлени  коммутатором и с шестым входом узла поразр дного сравнени , выход которого  вл етс  вторым разр дом выхода признака ошибки устройства, вход управлени  нормализацией которого соединен с четвертым входом второго узла управлени  коммутатором, выход которого соединен с управл ющим входом естого коммутатора, п тый вход узла сравнени  четностей соединен с первым выходом третьего узла управлени  коммутатором, третий вход которого соединен с вторым выходом первого сдвигател . старшие разр ды первого выхода которого соединены с .чладшии разр дами второго входа седьмого

коммутатора, управл ющий вход которого соединен с вторым выходом третьего узла управлени  коммутатором и с управл ющим оходом вбсьмого коммутатора , первый вход которого соединен с выходом третьего вычитател , выход третьего сумматора соединен с входом уменьшаемого четвертого вычитател , выход которого соединен с вт рым входом восьмого коммутатора, выход которого  вл етс выходом пор дка результата устройства.

2.Устройство по п 1, отличающеес  тем, что узел предсказани  кода нормализации содержит формирователь кода маски, шифратор

и блок элементов И, выход которого соединен с входом шифратора, выход которого  вл етс  выходом узла предсказани  кода нормализации, первый вход которого соединен с первым входом формировател  кода маски, выход .которого соединен с первым входомблока элементов И, второй вход чоторого  чл етс  вторым входом узла предск-лзани  кода нормализации, упрал кнций вход которого соединен с вторым входом -формировател  кода маски.

3.Устройство по п. -1, о т л ичаощеес  тем, что узел сравнени  четностей содержит четыре узла свертки по модулю два и коммутатор, первый вход которого соединен с выходом первого узла спертки по модулю

два, первый вход которого  вл етс  i первым входом узла сравнени  четностей , второй вход которого соединен с входом второго узла свертки по модулю два, выход которого соединен с вторым входом коммутатора, управл ющий вход которого  вл етс  третьим входом узла сравнени  четностей, четвертый вход которого соединен с входом третьего узла свертки по модулю два, выход которого соединен с перь BI4M входом четвертого узла свертки по модулю два, выход которого  вл етс  выходом узла сравнени  четностей, п тый вход которого соединен с вторым входом Первого узла свертки по модулю два, выход коммутатора соединен с вторым входом четвертого узла свертки по модулю два.

. Устройство по п. 1, о т л ичающеес  тем, что узел поразр дного сравнени  содержит группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИЛИ и элемент И, первый вход, которого  вл етс  управл ющим входом узла поразр дного сравнени , входы с первого по шестой которого соединены с входами с первого по шестой группы элементов ИСКЛОЧАЩЕЕ ИЛИ, выход которой соединен с входом элемента ИЛИ, выход которого соединен с вторым входом элемента И, выход которого  вл етс  выходом узла поразр дного сравнени  .

|j;

,Sh . .- .A-, 77 I 77 I ГТТГ (/У I Г I /75 i I 777 I I 778

Jh.

Jh.

.

«ft

-

{Sh

r

7&, -IBs II 18t 787 7Sg, ,.v 75/ TTi |7j3 &«.

дзпг;;щг щ

ГЖ1Г Г«д1 fg i rW ГЙЛ TB/ t;. . (

72

L«V.

,«V.

ftf/7

,№ ...-.

7J

JS

«z

L«fi

,lf

5lL

Фиг.8