CN111290790B - 一种定点转浮点的转换装置 - Google Patents

一种定点转浮点的转换装置 Download PDF

Info

Publication number
CN111290790B
CN111290790B CN202010075182.4A CN202010075182A CN111290790B CN 111290790 B CN111290790 B CN 111290790B CN 202010075182 A CN202010075182 A CN 202010075182A CN 111290790 B CN111290790 B CN 111290790B
Authority
CN
China
Prior art keywords
floating point
unit
information
floating
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010075182.4A
Other languages
English (en)
Other versions
CN111290790A (zh
Inventor
彭春雨
夏军
卢文娟
吴秀龙
蔺智挺
陈军宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui University
Original Assignee
Anhui University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui University filed Critical Anhui University
Priority to CN202010075182.4A priority Critical patent/CN111290790B/zh
Publication of CN111290790A publication Critical patent/CN111290790A/zh
Application granted granted Critical
Publication of CN111290790B publication Critical patent/CN111290790B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30025—Format conversion instructions, e.g. Floating-Point to Integer, decimal conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30141—Implementation provisions of register files, e.g. ports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H03M7/24—Conversion to or from floating-point codes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Abstract

本发明公开了一种定点转浮点的转换装置，其中，译码单元与站台控制单元相连接，用于形成指令译码信息；站台控制单元与浮点转换单元相连接，包括信息接收部件、控制信息转发部件、读寄存器单元、旁路数据输出单元以及源操作数输出单元；执行控制单元用于接收所述站台控制单元发送的指令信息，然后依据相应的指令对流水执行的浮点转换单元进行控制处理；浮点转换单元用于接收所述站台控制单元发送的源操作数信息，并从所述浮点控制与状态寄存器中读取控制位，通过浮点运算后将运算结果写入所述目标寄存器，并将浮点运算产生的异常状态写入所述浮点控制与状态寄存器。上述装置能够降低整数转换的复杂度，提高转换效率，并减小硬件开支。

Description

一种定点转浮点的转换装置
技术领域
本发明涉及信息处理技术领域，尤其涉及一种定点转浮点的转换装置。
背景技术
随着各行业对信息的要求越来越精确，浮点数凭借精度高表示范围大的优势在不同领域被广泛的应用，浮点部件是高性能处理器必不可少的部分，随着高性能处理器要求处理数据的速度不断提高，对浮点部件与整数部件的设计要求越来越高，这需要两个部件共同作用来完成数据的计算和处理。
在数据处理过程中，通常需要定点到浮点的转换来对数据进行处理，但现有的浮点部件计算设计方法比较传统和复杂，导致硬件的成本较高，且转换效率较低。
发明内容
本发明的目的是提供一种定点转浮点的转换装置，该装置能够降低整数转换的复杂度，提高转换效率，并减小硬件开支。
本发明的目的是通过以下技术方案实现的：
一种定点转浮点的转换装置，所述装置包括译码单元、站台控制单元、浮点转换单元、执行控制单元、浮点控制与状态寄存器，其中：
所述译码单元与所述站台控制单元相连接，用于形成指令译码信息；
所述站台控制单元与所述浮点转换单元相连接，该站台控制单元包括信息接收部件、控制信息转发部件、读寄存器单元、旁路数据输出单元以及源操作数输出单元，其中：
所述信息接收部件用于接收来自所述译码单元的指令译码信息，并清空执行信息和转移预测失败信息；
当所述信息接收部件接收到清空执行信息或者转移预测失败信息时，将会清除发向所述浮点转换单元的指令有效位，并将结果发送到所述控制信息转发部件，由所述控制信息转发部件将信息部分转发到所述浮点转换单元的控制管理部分中；
所述读寄存器单元根据所述信息接收部件接收到的源寄存器号来对源寄存器进行读操作，输出源操作数；
所述旁路数据输出单元对所述浮点转换单元返回的执行结果和浮点载入数据进行比较，通过比较结果来判断是否进行旁路处理；
所述源操作数输出单元用于从源寄存器读出的数据和旁路处理得到的数据中选择一个作为所述浮点转换单元的源操作数，并将其输出给所述浮点转换单元；
所述执行控制单元用于接收所述站台控制单元发送的指令信息，包括指令号、清空流水线信号和转移失败指令号，然后依据相应的指令对流水执行的浮点转换单元进行控制处理；
所述浮点转换单元分别与所述站台控制单元、浮点控制与状态寄存器、执行控制单元和目标寄存器电连接，用于接收所述站台控制单元发送的源操作数信息，并从所述浮点控制与状态寄存器中读取控制位，通过浮点运算后将运算结果写入所述目标寄存器，并将浮点运算产生的异常状态写入所述浮点控制与状态寄存器；
所述浮点控制与状态寄存器用于控制所述浮点转换单元在浮点运算过程中的异常模式；具体实现中，所述浮点转换单元从所述浮点控制与状态寄存器中读取舍入模式，并生成异常信息发送到所述浮点控制与状态寄存器中记录浮点运算产生的异常状态信息。
由上述本发明提供的技术方案可以看出，上述装置能够降低整数转换的复杂度，提高转换效率，并减小硬件开支。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
图1为本发明实施例提供的定点转浮点的转换装置结构示意图；
图2为本发明实现例提供的译码单元的工作过程示意图；
图3为本发明实施例提供的站台控制单元的结构示意图。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。
下面将结合附图对本发明实施例作进一步地详细描述，如图1所示为本发明实施例提供的定点转浮点的转换装置结构示意图，所述装置主要包括译码单元、站台控制单元、浮点转换单元、执行控制单元、浮点控制与状态寄存器，其中：
所述译码单元与所述站台控制单元相连接，用于形成指令译码信息；其中，所述指令译码信息包括指令控制信息和指令数据信息；如图2所示为本发明实现例提供的译码单元的工作过程示意图，译码单元根据指令编码方式来对指令进行译码，根据指令的功能码以及操作码，来形成相应的指令控制信息，如图2所示；根据指令编码的寄存器域形成相应的源寄存器号和目的寄存器号，通过寄存器号从寄存器中读取相应的寄存器数据；
所述站台控制单元与所述浮点转换单元相连接，如图3所示为本发明实施例提供的站台控制单元的结构示意图，该站台控制单元包括信息接收部件、控制信息转发部件、读寄存器单元、旁路数据输出单元以及源操作数输出单元，其中：
所述信息接收部件用于接收来自所述译码单元的指令译码信息，并清空执行信息和转移预测失败信息；
当所述信息接收部件接收到清空执行信息或者转移预测失败信息时，将会清除发向所述浮点转换单元的指令有效位，并将结果发送到所述控制信息转发部件，由所述控制信息转发部件将信息部分转发到所述浮点转换单元的控制管理部分中；
所述读寄存器单元根据所述信息接收部件接收到的源寄存器号来对源寄存器进行读操作，输出源操作数；
所述旁路数据输出单元对所述浮点转换单元返回的执行结果和浮点载入数据进行比较，通过比较结果来判断是否进行旁路处理，具体过程为：将当前指令中的源寄存器号与目标寄存器号进行比较，判断是否相等，如果相等则将指示信号位置1，并判断当前指令的写寄存器使能是否有效，以及判断当前指令的源寄存器是否有效，通过以上3个条件来判断是否进行旁路处理；
所述源操作数输出单元用于从源寄存器读出的数据和旁路处理得到的数据中选择一个作为所述浮点转换单元的源操作数，并将其输出给所述浮点转换单元；
所述执行控制单元用于接收所述站台控制单元发送的指令信息，包括指令号、清空流水线信号和转移失败指令号，然后依据相应的指令对流水执行的浮点转换单元进行控制处理；具体实现中，将当前转换单元的指令号与转移预测失败的指令进行比较，根据当前的指令号比较结果以及清空信号来设置指令的有效标志位，并以指令是否比清空信息的指令号更年轻来判断，如果更年轻，则将该指令淘汰；
所述浮点转换单元分别与所述站台控制单元、浮点控制与状态寄存器、执行控制单元和目标寄存器电连接，用于接收所述站台控制单元发送的源操作数信息，并从所述浮点控制与状态寄存器中读取控制位，通过浮点运算后将运算结果写入所述目标寄存器，并将浮点运算产生的异常状态写入所述浮点控制与状态寄存器；
所述浮点控制与状态寄存器用于控制所述浮点转换单元在浮点运算过程中的异常模式；其中，所述异常模式包括：非精确结果、除数为0、整数溢出、浮点上溢、浮点下溢；对于整数到浮点转换单元主要是为非精确结果异常；对于舍入模式则主要分为四种舍入模式，包括：向0舍入、向正无穷舍入、向负无穷舍入和就近舍入；具体实现中，所述浮点转换单元从所述浮点控制与状态寄存器中读取舍入模式，并生成异常信息发送到所述浮点控制与状态寄存器中记录浮点运算产生的异常状态信息。
具体实现中，上述与所述浮点转换单元连接的寄存器均为64位长；其中，源寄存器和目标寄存器为浮点通用寄存器。
在所述浮点转换单元中，浮点运算的过程包括：
首先对浮点源操作数中的定点数进行符号位判断，并对数据进行求补(数据为负)和前零检测；
根据前零检测结果进行阶值和阶值加1计算，并根据指令控制信息判断转换为单精度浮点还是双精度浮点数，以及舍入模式的选择；具体通过分析阶值的每一位生成阶值，减少11位加法器对硬件的开支，其中，阶值的最高位为1(第10位)，将前六位的前零预测个数进行取反即可得到exp+1；由公式知exp＝(exp+1)-1，所以阶值写成二进制形式为：exp＝(exp+1)+6’b11_1111；因此只需要对前6位采用加法计算即可；从而有效减少硬件开支；
然后根据前零个数对数据进行左移规格化处理，对规格化处理后的数据划分尾数、舍入位、粘贴位，并进行异常位判断(非精确结果)；
当尾数全为1且满足舍入条件时，选择阶值加1，并将符号位、阶值、尾数复合成最终的输出结果，然后生成对应的异常位浮点信息(非精确结果)写入相应的浮点控制与状态寄存器。
在上述运算过程中，由于整数是以补码的形式表示，而浮点数的有效数是通过原码表示，所以需要将整数求补，以方便后续的规格化处理，符号位为负时，数据为A求补＝～A+1；将求补的数据进行前零检测，前零检测的主要作用是检查高位零的个数，通过零的个数来对数据进行左移得到规范化的浮点有效数，同时用来生成阶值。
值得注意的是，本发明实施例中未作详细描述的内容属于本领域专业技术人员公知的现有技术。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (4)

1.一种定点转浮点的转换装置，其特征在于，所述装置包括译码单元、站台控制单元、浮点转换单元、执行控制单元、浮点控制与状态寄存器，其中：
所述译码单元与所述站台控制单元相连接，用于形成指令译码信息；
所述站台控制单元与所述浮点转换单元相连接，该站台控制单元包括信息接收部件、控制信息转发部件、读寄存器单元、旁路数据输出单元以及源操作数输出单元，其中：
所述信息接收部件用于接收来自所述译码单元的指令译码信息，并清空执行信息和转移预测失败信息；
当所述信息接收部件接收到清空执行信息或者转移预测失败信息时，将会清除发向所述浮点转换单元的指令有效位，并将结果发送到所述控制信息转发部件，由所述控制信息转发部件将信息部分转发到所述浮点转换单元的控制管理部分中；
所述读寄存器单元根据所述信息接收部件接收到的源寄存器号来对源寄存器进行读操作，输出源操作数；
所述旁路数据输出单元对所述浮点转换单元返回的执行结果和浮点载入数据进行比较，通过比较结果来判断是否进行旁路处理；
所述源操作数输出单元用于从源寄存器读出的数据和旁路处理得到的数据中选择一个作为所述浮点转换单元的源操作数，并将其输出给所述浮点转换单元；
所述执行控制单元用于接收所述站台控制单元发送的指令信息，包括指令号、清空流水线信号和转移失败指令号，然后依据相应的指令对流水执行的浮点转换单元进行控制处理；
所述浮点转换单元分别与所述站台控制单元、浮点控制与状态寄存器、执行控制单元和目标寄存器电连接，用于接收所述站台控制单元发送的源操作数信息，并从所述浮点控制与状态寄存器中读取控制位，通过浮点运算后将运算结果写入所述目标寄存器，并将浮点运算产生的异常状态写入所述浮点控制与状态寄存器；
所述浮点控制与状态寄存器用于控制所述浮点转换单元在浮点运算过程中的异常模式；具体实现中，所述浮点转换单元从所述浮点控制与状态寄存器中读取舍入模式，并生成异常信息发送到所述浮点控制与状态寄存器中记录浮点运算产生的异常状态信息；
其中，在所述浮点转换单元中，浮点运算的过程包括：
首先对浮点源操作数中的定点数进行符号位判断，并对数据进行求补和前零检测；
根据前零检测结果进行阶值和阶值加1计算，并根据指令控制信息判断转换为单精度浮点还是双精度浮点数，以及舍入模式的选择；具体通过分析阶值的每一位生成阶值，减少11位加法器对硬件的开支，其中阶值的最高位为1，将前六位的前零预测个数进行取反即可得到exp+1；由公式知exp＝(exp+1)-1，所以阶值写成二进制形式为：exp＝(exp+1)+6’b11_1111，因此只需要对前6位采用加法计算即可；
然后根据前零个数对数据进行左移规格化处理，对规格化处理后的数据划分为尾数、舍入位、粘贴位三个部分，并进行异常位判断；
当尾数全为1且满足舍入条件时，选择阶值加1，并将符号位、阶值、尾数复合成最终的输出结果，然后生成对应的异常位浮点信息写入相应的浮点控制与状态寄存器；
在所述浮点转换单元进行浮点运算过程中，由于整数是以补码的形式表示，而浮点数的有效数是通过原码表示，所以需要将整数求补，以方便后续的规格化处理，具体为：
符号位为负时，数据为A求补＝～A+1；将求补的数据进行前零检测，前零检测的作用是检查高位零的个数，通过零的个数来对数据进行左移得到规范化的浮点有效数，同时用来生成阶值。
2.根据权利要求1所述定点转浮点的转换装置，其特征在于，
与所述浮点转换单元连接的寄存器均为64位长；
其中，源寄存器和目标寄存器为浮点通用寄存器。
3.根据权利要求1所述定点转浮点的转换装置，其特征在于，
所述指令译码信息包括指令控制信息和指令数据信息。
4.根据权利要求1所述定点转浮点的转换装置，其特征在于，在所述浮点控制与状态寄存器中，所述异常模式包括：非精确结果、除数为0、整数溢出、浮点上溢或浮点下溢；
其中，对于整数到浮点转换单元是为非精确结果异常；
对于舍入模式则分为四种舍入模式，包括：向0舍入、向正无穷舍入、向负无穷舍入和就近舍入。
CN202010075182.4A 2020-01-22 2020-01-22 一种定点转浮点的转换装置 Active CN111290790B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010075182.4A CN111290790B (zh) 2020-01-22 2020-01-22 一种定点转浮点的转换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010075182.4A CN111290790B (zh) 2020-01-22 2020-01-22 一种定点转浮点的转换装置

Publications (2)

Publication Number Publication Date
CN111290790A CN111290790A (zh) 2020-06-16
CN111290790B true CN111290790B (zh) 2023-03-24

Family

ID=71017582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010075182.4A Active CN111290790B (zh) 2020-01-22 2020-01-22 一种定点转浮点的转换装置

Country Status (1)

Country Link
CN (1) CN111290790B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113377334B (zh) * 2021-08-16 2021-11-02 北京微核芯科技有限公司 一种浮点数据处理方法、装置及存储介质

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631696A (en) * 1983-01-28 1986-12-23 Tokyo Shibaura Denki Kabushiki Kaisha Fixed-point data/floating-point data converting apparatus
AU4657996A (en) * 1995-03-06 1996-09-23 Motorola, Inc. Floating point conversion circuit
US5685009A (en) * 1994-07-20 1997-11-04 Exponential Technology, Inc. Shared floating-point registers and register port-pairing in a dual-architecture CPU
US6044454A (en) * 1998-02-19 2000-03-28 International Business Machines Corporation IEEE compliant floating point unit
US6282554B1 (en) * 1998-04-30 2001-08-28 Intel Corporation Method and apparatus for floating point operations and format conversion operations
US6671796B1 (en) * 2000-02-25 2003-12-30 Sun Microsystems, Inc. Converting an arbitrary fixed point value to a floating point value
JP2008071170A (ja) * 2006-09-14 2008-03-27 Toshiba Corp 浮動小数点演算装置とこの装置を用いたレーダ信号処理装置
CN105335127A (zh) * 2015-10-29 2016-02-17 中国人民解放军国防科学技术大学 Gpdsp中支持浮点除法的标量运算单元结构
GB201704751D0 (en) * 2017-03-24 2017-05-10 Imagination Tech Ltd Floating point to fixed point conversion
CN107077322A (zh) * 2014-11-03 2017-08-18 Arm 有限公司 用于执行转换运算的装置和方法
CN107769791A (zh) * 2016-08-22 2018-03-06 Arm 有限公司 用于定点到浮点的转换的装置和方法及2的负幂检测器
CN109582355A (zh) * 2017-09-29 2019-04-05 英特尔公司 定点到浮点转换
CN109976705A (zh) * 2019-03-20 2019-07-05 上海燧原智能科技有限公司 浮点格式数据处理装置、数据处理设备及数据处理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7236995B2 (en) * 2002-12-27 2007-06-26 Arm Limited Data processing apparatus and method for converting a number between fixed-point and floating-point representations
US7921144B2 (en) * 2007-05-10 2011-04-05 International Business Machines Corporation Fast correctly-rounding floating-point conversion
JP6410637B2 (ja) * 2015-02-25 2018-10-24 ルネサスエレクトロニクス株式会社 浮動小数点加算器、半導体装置及び浮動小数点加算器の制御方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631696A (en) * 1983-01-28 1986-12-23 Tokyo Shibaura Denki Kabushiki Kaisha Fixed-point data/floating-point data converting apparatus
US5685009A (en) * 1994-07-20 1997-11-04 Exponential Technology, Inc. Shared floating-point registers and register port-pairing in a dual-architecture CPU
AU4657996A (en) * 1995-03-06 1996-09-23 Motorola, Inc. Floating point conversion circuit
US6044454A (en) * 1998-02-19 2000-03-28 International Business Machines Corporation IEEE compliant floating point unit
US6282554B1 (en) * 1998-04-30 2001-08-28 Intel Corporation Method and apparatus for floating point operations and format conversion operations
US6671796B1 (en) * 2000-02-25 2003-12-30 Sun Microsystems, Inc. Converting an arbitrary fixed point value to a floating point value
JP2008071170A (ja) * 2006-09-14 2008-03-27 Toshiba Corp 浮動小数点演算装置とこの装置を用いたレーダ信号処理装置
CN107077322A (zh) * 2014-11-03 2017-08-18 Arm 有限公司 用于执行转换运算的装置和方法
CN105335127A (zh) * 2015-10-29 2016-02-17 中国人民解放军国防科学技术大学 Gpdsp中支持浮点除法的标量运算单元结构
CN107769791A (zh) * 2016-08-22 2018-03-06 Arm 有限公司 用于定点到浮点的转换的装置和方法及2的负幂检测器
GB201704751D0 (en) * 2017-03-24 2017-05-10 Imagination Tech Ltd Floating point to fixed point conversion
CN109582355A (zh) * 2017-09-29 2019-04-05 英特尔公司 定点到浮点转换
CN109976705A (zh) * 2019-03-20 2019-07-05 上海燧原智能科技有限公司 浮点格式数据处理装置、数据处理设备及数据处理方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
A high-level synthesis and verification tool for fixed to floating point conversion;Semih Aslan 等;《2012 IEEE 55th International Midwest Symposium on Circuits and Systems (MWSCAS)》;20120905;第908-911页 *
Design of parallel vector/scalar floating point co-processor for reconfigurable architecture;E. Manikandan 等;《2012 International Conference on Computing, Electronics and Electrical Technologies (ICCEET)》;20120524;第841-845页 *
VelociTI结构浮点DSPs寄存器堆读写的流水线设计;胡正伟等;《计算机工程》;20071105(第21期);全文 *
一种异构多核处理器的并行流存储结构;邓让钰 等;《电子学报》;20090228;第37卷(第2期);第312-317页 *
浮点到定点的高效翻译策略研究;郑重等;《计算机科学与探索》;20110515(第05期);全文 *

Also Published As

Publication number Publication date
CN111290790A (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
JP3076046B2 (ja) 例外検出回路
US6108772A (en) Method and apparatus for supporting multiple floating point processing models
US5357237A (en) In a data processor a method and apparatus for performing a floating-point comparison operation
US8447800B2 (en) Mode-based multiply-add recoding for denormal operands
JP2662196B2 (ja) 演算結果正規化方法及び装置
JP6001276B2 (ja) 浮動小数点加算を実行するための装置および方法
US5010508A (en) Prenormalization for a floating-point adder
JP4388543B2 (ja) ３項入力の浮動小数点加減算器
KR20080055985A (ko) 선택가능 준정밀도를 가진 부동―소수점 프로세서
JP2618374B2 (ja) 最上位の数字の位置の検出
US7668892B2 (en) Data processing apparatus and method for normalizing a data value
US20170293471A1 (en) Arithmetic units and related converters
CN108139912B (zh) 在浮点运算期间计算和保留误差边界的装置和方法
US4941119A (en) Method and apparatus for predicting an overflow in an integer multiply
US6947962B2 (en) Overflow prediction algorithm and logic for high speed arithmetic units
CN111290790B (zh) 一种定点转浮点的转换装置
GB1579100A (en) Digital arithmetic method and means
CN116643718A (zh) 一种流水线结构的浮点融合乘加装置、方法及处理器
Tsen et al. A combined decimal and binary floating-point multiplier
JPH09244874A (ja) 最上位有効ビット位置予測方法
US6684232B1 (en) Method and predictor for streamlining execution of convert-to-integer operations
KR101922462B1 (ko) 데이터 처리장치 및 이진수에 대해 시프트 기능을 수행하는 방법
US5867722A (en) Sticky bit detector for a floating-point processor
CN112394904A (zh) 一种浮点数据处理方法、运算器及电子设备
He et al. Multiply-add fused float point unit with on-fly denormalized number processing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant