JP2618374B2 - 最上位の数字の位置の検出 - Google Patents
最上位の数字の位置の検出Info
- Publication number
- JP2618374B2 JP2618374B2 JP61015976A JP1597686A JP2618374B2 JP 2618374 B2 JP2618374 B2 JP 2618374B2 JP 61015976 A JP61015976 A JP 61015976A JP 1597686 A JP1597686 A JP 1597686A JP 2618374 B2 JP2618374 B2 JP 2618374B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- circuit
- operand
- digit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/74—Selecting or encoding within a word the position of one or more bits having a specified value, e.g. most or least significant one or zero detection, priority encoders
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
- G06F7/485—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49936—Normalisation mentioned as feature only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Nonlinear Science (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 発明の技術分野 本発明は２個あるいはそれ以上のオペランドを互いに
結合することによつて生成される結果の最上位の数字を
決定するために要求される時間を短縮するための技術に
関する。
結合することによつて生成される結果の最上位の数字を
決定するために要求される時間を短縮するための技術に
関する。
従来技術の説明 浮動小数点数の加算においては、加算される個々の数
（加算）は小数部と指数によつて表わされる。加算を遂
行するためには、加算の片方の小数部が指数が一致する
までシフトされる。通常、より大きな指数を持つ加数は
シフトされず、より小さな指数を持つ加数の小数部が右
に（つまり、最下位の数字の方向に）任意の位置数だけ
シフトされ、その指数が大きな方の加数の指数と等しく
なるまで匹敵する量だけ増加される。次に、和を得るた
めにこの２つの小数部が加えられる。２つ以上の加数が
加算されるときは、最も大きな加数を除く全ての加数が
このように加算の前に調節される。加えられる小数部が
同一の符号を持つときは、和が大きくなり、これを正規
化するために和を右にシフトすることが必要となる。小
数部が反対の符号を持つときは、相殺が起こり、これを
正規化するために和を左にシフトすることが必要とな
る。正規化は和の最上位の数字が結果の最上位の数字の
位置を占めることによつて達成される。
（加算）は小数部と指数によつて表わされる。加算を遂
行するためには、加算の片方の小数部が指数が一致する
までシフトされる。通常、より大きな指数を持つ加数は
シフトされず、より小さな指数を持つ加数の小数部が右
に（つまり、最下位の数字の方向に）任意の位置数だけ
シフトされ、その指数が大きな方の加数の指数と等しく
なるまで匹敵する量だけ増加される。次に、和を得るた
めにこの２つの小数部が加えられる。２つ以上の加数が
加算されるときは、最も大きな加数を除く全ての加数が
このように加算の前に調節される。加えられる小数部が
同一の符号を持つときは、和が大きくなり、これを正規
化するために和を右にシフトすることが必要となる。小
数部が反対の符号を持つときは、相殺が起こり、これを
正規化するために和を左にシフトすることが必要とな
る。正規化は和の最上位の数字が結果の最上位の数字の
位置を占めることによつて達成される。
多くのタイプの加算器回路、例えば、マイクロプロセ
シング回路を採用する集積回路においては、和の最上位
の数字がレジスタあるいは他の回路内の最上位の数字の
位置を占めることが要求される。先行技術においてこの
目的を達成するためには、通常、加算器回路の和出力を
最上位の数字が最上位の数字の位置を占めるまで左ある
いは右にシフトするためにシフタが採用される。和の指
数がこれに従つて調節される。つまり、指数が、和が左
にシフトされた位置だけ増加され、あるいは和が右にシ
フトされた位置だけ減少される。従つて、先行技術にお
いては、正規化を行なう前に和が必要となる。
シング回路を採用する集積回路においては、和の最上位
の数字がレジスタあるいは他の回路内の最上位の数字の
位置を占めることが要求される。先行技術においてこの
目的を達成するためには、通常、加算器回路の和出力を
最上位の数字が最上位の数字の位置を占めるまで左ある
いは右にシフトするためにシフタが採用される。和の指
数がこれに従つて調節される。つまり、指数が、和が左
にシフトされた位置だけ増加され、あるいは和が右にシ
フトされた位置だけ減少される。従つて、先行技術にお
いては、正規化を行なう前に和が必要となる。
加算器回路から和を得て、これを説明のように正規化
するために必要とされる時間を短縮することは重要なこ
とである。より具体的には、殆どの演算回路はマシン
サイクルにて動作するようにクロツクされるが、この任
意のサイクル内に１つあるいは複数の動作が遂行され
る。個々のマシン サイクルにおいて得られる有効演算
の量を最大限にし、これによつて任意の結果を得るため
に要求される総時間を短縮することは重要なことであ
る。この目的のために、通常、複数のタイプの動作を同
時に遂行するために“並列処理”が採用される。通常、
並列処理とみなされる動作は独立した動作である。つま
り、片方の結果が他方の結果に依存しない動作である。
するために必要とされる時間を短縮することは重要なこ
とである。より具体的には、殆どの演算回路はマシン
サイクルにて動作するようにクロツクされるが、この任
意のサイクル内に１つあるいは複数の動作が遂行され
る。個々のマシン サイクルにおいて得られる有効演算
の量を最大限にし、これによつて任意の結果を得るため
に要求される総時間を短縮することは重要なことであ
る。この目的のために、通常、複数のタイプの動作を同
時に遂行するために“並列処理”が採用される。通常、
並列処理とみなされる動作は独立した動作である。つま
り、片方の結果が他方の結果に依存しない動作である。
発明の要約 我々は２個あるいはそれ以上の加数の和の最上位の数
字を決定するための改良された方法を発明した。これに
よると、和を正規化するために要求される時間を短縮す
ることが可能である。この方法においては、加数が和を
生成するために加算されている間に加数を調べることに
よつて和の最上位の数字の少なくとも概算位置を決定す
るための装置が提供される。１つの実施態様において
は、最初に和の最上位の数字の概算位置が決定される。
加算が完了したとき桁上げ信号が存在するときは、この
概算位置が修正される。もう１つの実施態様において
は、和の最上位の数字が加算の最中に正確に決定され
る。本発明のもう１つの局面においては、最上位の数字
の位置は正及び負の両方の加数を考慮に入れた式に従つ
て決定される。本発明は２個の数を引くことによつて得
られる差の最上位の数字を決定するのにも使用できる。
本発明は典型的には集積回路にて実現される。
字を決定するための改良された方法を発明した。これに
よると、和を正規化するために要求される時間を短縮す
ることが可能である。この方法においては、加数が和を
生成するために加算されている間に加数を調べることに
よつて和の最上位の数字の少なくとも概算位置を決定す
るための装置が提供される。１つの実施態様において
は、最初に和の最上位の数字の概算位置が決定される。
加算が完了したとき桁上げ信号が存在するときは、この
概算位置が修正される。もう１つの実施態様において
は、和の最上位の数字が加算の最中に正確に決定され
る。本発明のもう１つの局面においては、最上位の数字
の位置は正及び負の両方の加数を考慮に入れた式に従つ
て決定される。本発明は２個の数を引くことによつて得
られる差の最上位の数字を決定するのにも使用できる。
本発明は典型的には集積回路にて実現される。
発明の実施例 以下の詳細な説明は２個（あるいはそれ以上の）加数
を加えてその和を正規化するのに要する時間を短縮する
ための回路に関する。加数及び和の数字は、通常、２を
底とする数体系によつて表わされる。つまり、これらは
２進数字（つまり、“ビツト”）にて表わされる。ただ
し、他の数体系によつて表わすことも可能である。本発
明は本発明の１つの典型的な実施態様である浮動小数点
加算器を参照することによつて理解できる。第１図に示
されるごとく、この加算器は３つの大きなサブ−ブロツ
クに分割されるが、これらブロツクはそれが遂行する動
作によつて以下の通りに分類される。
を加えてその和を正規化するのに要する時間を短縮する
ための回路に関する。加数及び和の数字は、通常、２を
底とする数体系によつて表わされる。つまり、これらは
２進数字（つまり、“ビツト”）にて表わされる。ただ
し、他の数体系によつて表わすことも可能である。本発
明は本発明の１つの典型的な実施態様である浮動小数点
加算器を参照することによつて理解できる。第１図に示
されるごとく、この加算器は３つの大きなサブ−ブロツ
クに分割されるが、これらブロツクはそれが遂行する動
作によつて以下の通りに分類される。
I.再正規化−この動作は加数の指数を比較し、これに従
つて小さい方の指数と関連する小数部をシフトする。
つて小さい方の指数と関連する小数部をシフトする。
II.小数部の加算及びFLDS−これは加算器回路及び最上
位の数字の位置を決定するための回路から成る。
位の数字の位置を決定するための回路から成る。
III.正規化−これは２つのステージ、つまり、概算シフ
ト、及びポスト−シフトにて加算から得られる和の正規
化を行なう。
ト、及びポスト−シフトにて加算から得られる和の正規
化を行なう。
説明のごとく、２つの浮動小数点数が加えられ、個々
の動作に関与するビツト数が示される。小数部はそれぞ
れＮ＋１ビツト（ＯからＮ）を持ち、そして指数はそれ
ぞれＱビツトを持つ。典型的な回路では、加数はそれぞ
れ43ビツト長であり、仮数は35ビツト（Ｎ＝34）、そし
て指数はそれぞれ８ビツト（Ｑ＝８）長である。後はさ
らに説明されるごとく、回路はまた２の補数の演算にて
最上位ビツトを検出するが、これによつて加算器回路を
使用して減算を行なうことが容易となる。浮動小数点加
数は異なるソースから加算器に到達する。ソースは集積
回路チツプの内部におかれ、加数はレジスタあるいは他
のソースから得ることも、あるいは、例えば、メモリあ
るいは掛け算器から得られる積のように外部から得るこ
ともできる。加数（Ｐ、Ｓ）は正規化された形式にて到
達するが、各々は正規化された小数部（それぞれPM、S
M）、及び指数（それぞれPE、SE）を持つ。ただし、本
技術は片方あるいは両方の加数が加算器の所に正規化さ
れずに到達するときにも使用できる。
の動作に関与するビツト数が示される。小数部はそれぞ
れＮ＋１ビツト（ＯからＮ）を持ち、そして指数はそれ
ぞれＱビツトを持つ。典型的な回路では、加数はそれぞ
れ43ビツト長であり、仮数は35ビツト（Ｎ＝34）、そし
て指数はそれぞれ８ビツト（Ｑ＝８）長である。後はさ
らに説明されるごとく、回路はまた２の補数の演算にて
最上位ビツトを検出するが、これによつて加算器回路を
使用して減算を行なうことが容易となる。浮動小数点加
数は異なるソースから加算器に到達する。ソースは集積
回路チツプの内部におかれ、加数はレジスタあるいは他
のソースから得ることも、あるいは、例えば、メモリあ
るいは掛け算器から得られる積のように外部から得るこ
ともできる。加数（Ｐ、Ｓ）は正規化された形式にて到
達するが、各々は正規化された小数部（それぞれPM、S
M）、及び指数（それぞれPE、SE）を持つ。ただし、本
技術は片方あるいは両方の加数が加算器の所に正規化さ
れずに到達するときにも使用できる。
第１図に示される回路の最初の動作は再正規化である
が、これは加数の指数を小数部分が加算できるように等
しくセツトする。これを達成するため、加数の指数が互
いに比較され（“指数の比較”）、大きな方の指数が和
の指数として選択される。“セレクタ”回路は大きな指
数を持つ方の加数の小数部を加算器に直接に方路し、小
さな指数を持つ方の加数の小数部を“再正規化”回路に
方路する。小さな指数を持つ方の加数の小数部は次に算
術的に指数の比較によつて得られた差だけ右（つまり、
最下位の数字の位置の方向）にシフトされる。符号ビツ
トが右シフトによつて空き状態となつた最上位ビツト位
置にシフトされる。例えば、２の補数として表わされる
正の数に対しては“0"が左からシフトされ、負の数に対
しては“1"がシフトされる。この再正規化小数部はそれ
ぞれ“B"及び“A"として示されるが、以下の説明に影響
を与えることなく順序を逆にすることもできる。
が、これは加数の指数を小数部分が加算できるように等
しくセツトする。これを達成するため、加数の指数が互
いに比較され（“指数の比較”）、大きな方の指数が和
の指数として選択される。“セレクタ”回路は大きな指
数を持つ方の加数の小数部を加算器に直接に方路し、小
さな指数を持つ方の加数の小数部を“再正規化”回路に
方路する。小さな指数を持つ方の加数の小数部は次に算
術的に指数の比較によつて得られた差だけ右（つまり、
最下位の数字の位置の方向）にシフトされる。符号ビツ
トが右シフトによつて空き状態となつた最上位ビツト位
置にシフトされる。例えば、２の補数として表わされる
正の数に対しては“0"が左からシフトされ、負の数に対
しては“1"がシフトされる。この再正規化小数部はそれ
ぞれ“B"及び“A"として示されるが、以下の説明に影響
を与えることなく順序を逆にすることもできる。
回路の加算器部分において、この２個の小数部（示さ
れるごとくそれぞれ35ビツト長）が加えられる。最上位
の数字の位置も加算時においてすくなくとも概算的に決
定される。和の最上位の数字の位置を決定するための技
術は、ここでは“左端数字の検出（find left most sig
nificant digit）”、あるいは“FLSD"と呼ばれる。本
発明の１つの実施態様においては、和の正規化は和を生
成と、実質的に同時に、つまり並列にて、左端数字の概
算位置を検出することによつて遂行される。これは、後
に説明するごとく、典型的な加算器において時間のかか
る動作は桁上げの伝播であり、FLSDにおいて時間のかか
る動作はポインタの伝播であるためである。従つて、こ
の動作を並列に遂行することによつて時間を大きく節約
できることになる。次に、必要であれば、和が“ポスト
シフト”動作において１位置だけ左にシフトされる。
これはMSBが概算位置から１位置だけ左にあるときにMSB
位置に１桁だけエラーが発生する可能性を除去するが、
この概算位置はｉ番目の位置への桁上げ条件に依存す
る。
れるごとくそれぞれ35ビツト長）が加えられる。最上位
の数字の位置も加算時においてすくなくとも概算的に決
定される。和の最上位の数字の位置を決定するための技
術は、ここでは“左端数字の検出（find left most sig
nificant digit）”、あるいは“FLSD"と呼ばれる。本
発明の１つの実施態様においては、和の正規化は和を生
成と、実質的に同時に、つまり並列にて、左端数字の概
算位置を検出することによつて遂行される。これは、後
に説明するごとく、典型的な加算器において時間のかか
る動作は桁上げの伝播であり、FLSDにおいて時間のかか
る動作はポインタの伝播であるためである。従つて、こ
の動作を並列に遂行することによつて時間を大きく節約
できることになる。次に、必要であれば、和が“ポスト
シフト”動作において１位置だけ左にシフトされる。
これはMSBが概算位置から１位置だけ左にあるときにMSB
位置に１桁だけエラーが発生する可能性を除去するが、
この概算位置はｉ番目の位置への桁上げ条件に依存す
る。
FLSD回路の最初のタスクは、加算器への原始入力、つ
まり加数“A"及び“B"を使用することによつて和の最上
位の数字の概算位置を検出することにある。これら加数
の個々の数字はそれぞれAn、Bnと呼ばれるが、ここで、
Ｏ≦ｎ≦Ｎであり、ここで、（便宜上、Ａ及びＢについ
て同一であると仮定すると）Ｎ＋１は加数のビツトの数
である。ここでは、Ao、Boは最下位ビツト位置を示し、
そしてAN、BNは最上位ビツト位置を示す。
まり加数“A"及び“B"を使用することによつて和の最上
位の数字の概算位置を検出することにある。これら加数
の個々の数字はそれぞれAn、Bnと呼ばれるが、ここで、
Ｏ≦ｎ≦Ｎであり、ここで、（便宜上、Ａ及びＢについ
て同一であると仮定すると）Ｎ＋１は加数のビツトの数
である。ここでは、Ao、Boは最下位ビツト位置を示し、
そしてAN、BNは最上位ビツト位置を示す。
正の加数に対するFLSD概算の条件の生成の例は本技術
を説明するために好都合であり、後に説明のより複雑な
２の補数の数の場合の説明を助けるものである。この例
はまたFLSD機能に使用される用語を導入することにもな
る。和の最上位ビツト（KSB）は星印（☆）によつて示
される。
を説明するために好都合であり、後に説明のより複雑な
２の補数の数の場合の説明を助けるものである。この例
はまたFLSD機能に使用される用語を導入することにもな
る。和の最上位ビツト（KSB）は星印（☆）によつて示
される。
この単純な例においては、位置“i"は加数のビツトが
両方とも０でない位置として定義される。従つて、これ
はMSBの概算の位置であり、これはポインタFnが停止す
る位置でもある。ここで、“F"はフインガー伝播（fing
er propagation）”を表わす。位置ｉ＋１は次に上位の
位置である。ポインタを伝播するのは“Un"であり、こ
れら加数に対するこの値も上に示されている。上記に設
定の定義から、Unはｉ位置の左の“1"、ｉ位置の所の
“0"、及びｉ位置の右の“ドント ケアー（don't car
e、Ｘ）”である。第２図は典型的な回路実現においてU
n及びFnがどのように使用されるかを示す。“ポインタ
チエーン”は入力としてUnを持つ予充電ゲートの直列
ストリングである。個々の関連するセルへの左へのこれ
ら入力はFnであり、個々の関連するセルの右へのこれら
出力はFn-1である。
両方とも０でない位置として定義される。従つて、これ
はMSBの概算の位置であり、これはポインタFnが停止す
る位置でもある。ここで、“F"はフインガー伝播（fing
er propagation）”を表わす。位置ｉ＋１は次に上位の
位置である。ポインタを伝播するのは“Un"であり、こ
れら加数に対するこの値も上に示されている。上記に設
定の定義から、Unはｉ位置の左の“1"、ｉ位置の所の
“0"、及びｉ位置の右の“ドント ケアー（don't car
e、Ｘ）”である。第２図は典型的な回路実現においてU
n及びFnがどのように使用されるかを示す。“ポインタ
チエーン”は入力としてUnを持つ予充電ゲートの直列
ストリングである。個々の関連するセルへの左へのこれ
ら入力はFnであり、個々の関連するセルの右へのこれら
出力はFn-1である。
加算器機能を遂行する目的で、第２図には複数の加算
器セル（201…204）が示されるが、これは加数（AoBo…
AnBn…ANBN）を受信する。個々の加算器セルは桁上げチ
エーンに供給されるシフト アウト信号（Co…Cn…CN）
を提供する。個々の連続のセルには次に最下位の数字セ
ルからの桁上げ信号を受信するための桁上げ入力が提供
されている。桁上げチエーンは後に説明のポインタ チ
エーンと類似の方法にて被クロツク トランジスタ（図
示なし）によつて高値に予充電される。次にチエーンの
右端が（Co）の所で接地され、低値の電圧が桁上げチエ
ーンに沿つて伝播するようにされる。別の方法として、
所望のシフト イン信号をチエーンのCo端に供給するこ
ともできる。桁上げ信号の高速伝播を行なうための適当
な加算器が本特許とともに譲渡された合衆国特許第4,35
7,675号において説明されている。必要であれば、桁上
げ伝播の速度はキリーバイパス技術を使用することによ
つてさらに向上されるが、これに関しては、O.スパニオ
ール（O.Spaniol）、コンピユータ演算（Computer Arit
hmetic）、ページ56−67、ジヨン ウイリー（Johne Wi
ley）社、1981年出版を参照すること。
器セル（201…204）が示されるが、これは加数（AoBo…
AnBn…ANBN）を受信する。個々の加算器セルは桁上げチ
エーンに供給されるシフト アウト信号（Co…Cn…CN）
を提供する。個々の連続のセルには次に最下位の数字セ
ルからの桁上げ信号を受信するための桁上げ入力が提供
されている。桁上げチエーンは後に説明のポインタ チ
エーンと類似の方法にて被クロツク トランジスタ（図
示なし）によつて高値に予充電される。次にチエーンの
右端が（Co）の所で接地され、低値の電圧が桁上げチエ
ーンに沿つて伝播するようにされる。別の方法として、
所望のシフト イン信号をチエーンのCo端に供給するこ
ともできる。桁上げ信号の高速伝播を行なうための適当
な加算器が本特許とともに譲渡された合衆国特許第4,35
7,675号において説明されている。必要であれば、桁上
げ伝播の速度はキリーバイパス技術を使用することによ
つてさらに向上されるが、これに関しては、O.スパニオ
ール（O.Spaniol）、コンピユータ演算（Computer Arit
hmetic）、ページ56−67、ジヨン ウイリー（Johne Wi
ley）社、1981年出版を参照すること。
FLSD機能を実現するために、個々の加算器セルにはこ
れと関連してFLSDセルが存在するが、これはUn出力を提
供する。後にさらに詳細に説明されるFLSDセルの論理
は、MSBの概算位置の左（つまり、より上位の桁の方）
に“1"を与え、概算位置の所に“0"を与えるUnを提供す
る。Un出力の個々は“ポインタ チエーン“内に接続さ
れる電界効果形トランジスタ（FET）のゲートに供給さ
れる。これらトランジスタ（211…214）のソース及びド
レインは最初に信号PCLKによってクロツクされる予充電
トランジスタ（221…224）を通じて高電圧レベルに予充
電される。Un信号はMSBの概算位置の左の全てのセル
（つまり、ｎ＞ｉ）に対して“1"（高電圧レベル）であ
るため、ポインタ チエーンはこのポイントまでは“0"
（接地電圧レベル）に放電され、そしてこの位置の右側
（つまり、ｎ＜ｉ）では“1"（高電圧レベル）にとどま
る。Fnは個々のセルの左側（より上位の数字）のFETの
ソース／ドレイン電極に対して定義される。従つて、Fn
はUnが“1"であるときは個々のセルに対して“0"であ
り、またUnが最初に“0"であるｎ＞ｉ、並びに“ｉ番
目”のセルに対しても“0"である。ポインタ チエーン
内の“ｉ番目”のセルに対するFETはこのゲートに加え
られる低Ui信号によつてオフにされるため、このセルの
右側のFnの全ては、これらセルに対するUnの値と無関係
に“1"の状態にとどまる（ポインタ チエーンは高電圧
レベルに充電されたままとなる）。従つて、これらセル
（ｎ＜ｉ）に対してはUn＝Ｘ（ドントケアー）となる。
れと関連してFLSDセルが存在するが、これはUn出力を提
供する。後にさらに詳細に説明されるFLSDセルの論理
は、MSBの概算位置の左（つまり、より上位の桁の方）
に“1"を与え、概算位置の所に“0"を与えるUnを提供す
る。Un出力の個々は“ポインタ チエーン“内に接続さ
れる電界効果形トランジスタ（FET）のゲートに供給さ
れる。これらトランジスタ（211…214）のソース及びド
レインは最初に信号PCLKによってクロツクされる予充電
トランジスタ（221…224）を通じて高電圧レベルに予充
電される。Un信号はMSBの概算位置の左の全てのセル
（つまり、ｎ＞ｉ）に対して“1"（高電圧レベル）であ
るため、ポインタ チエーンはこのポイントまでは“0"
（接地電圧レベル）に放電され、そしてこの位置の右側
（つまり、ｎ＜ｉ）では“1"（高電圧レベル）にとどま
る。Fnは個々のセルの左側（より上位の数字）のFETの
ソース／ドレイン電極に対して定義される。従つて、Fn
はUnが“1"であるときは個々のセルに対して“0"であ
り、またUnが最初に“0"であるｎ＞ｉ、並びに“ｉ番
目”のセルに対しても“0"である。ポインタ チエーン
内の“ｉ番目”のセルに対するFETはこのゲートに加え
られる低Ui信号によつてオフにされるため、このセルの
右側のFnの全ては、これらセルに対するUnの値と無関係
に“1"の状態にとどまる（ポインタ チエーンは高電圧
レベルに充電されたままとなる）。従つて、これらセル
（ｎ＜ｉ）に対してはUn＝Ｘ（ドントケアー）となる。
FLSD概算の出力はＮ＋１ビツトであり、ここで、可能
なＮ＋１位置からｉ番目の位置を選択するために、これ
らビツトの１つのみが“1"となる。出力LnはFnとUnの論
理（NOR）結合である。より詳細には、Lnは概算MSB位置
（ｉ）の左及び右では“0"となり、“i"位置では“1"と
なる。従つて、以下が成立する。
なＮ＋１位置からｉ番目の位置を選択するために、これ
らビツトの１つのみが“1"となる。出力LnはFnとUnの論
理（NOR）結合である。より詳細には、Lnは概算MSB位置
（ｉ）の左及び右では“0"となり、“i"位置では“1"と
なる。従つて、以下が成立する。
ここで、＋は以下に示されるような論理“OR"動作で
ある。
ある。
前述は本発明の単純なケースを説明するものである
が、さらに考慮すべき複雑な事項が存在し、その１つは
“i"位置へのキリーインである。以下のテーブルは位置
“i"へのキリー インが“1"であり、単にオペランド
“B"の“ｉ−1"の値が“0"から“1"に変更される条件を
示す。
が、さらに考慮すべき複雑な事項が存在し、その１つは
“i"位置へのキリーインである。以下のテーブルは位置
“i"へのキリー インが“1"であり、単にオペランド
“B"の“ｉ−1"の値が“0"から“1"に変更される条件を
示す。
前の例と対比して、Fn、Un、及びLn値は変化しない
が、MSBは“ｉ＋1"の位置にあることに注意すべきであ
る。この条件はFLSD機能にもう１つのパラメータを導入
する。つまり、位置“i"へのキリー インが遂行され
る。上に設定の条件はMSBの最終位置を決定するために
は位置“i"への桁上げが遂行されるのを待たなければな
らないことを示唆する。しかし、これは結果的に当初の
目的、つまり、和及びMSB位置の並列生成をくつがえす
こととなる。本発明の１つの実施態様においては、この
障害は以下のようにして克服される。Ui、Fi、及びLiの
位置はキリー インの結果として変更を受けないため、
Unが最初に生成され、ポインタFnが上記の条件に従つて
伝播される。その後、最終的なMSBの位置が裁定され
る。つまり、LiがMSBの概算位置を決定するが、この位
置は１方向に１ビツト位置以上の誤差を持つことはな
い。MSBがｉ番目の位置（つまり、Ln＝１）であるか、
あるいは次に最上位のビツト位置（ｉ＋１）であるかの
最終決定は“裁定”と呼ばれる。本発明においては、U
n、Fn、及びLnが加数Ａ、Ｂが加えられている間に生成
される。次に桁上げが供給された後に裁定が遂行され
る。この結果、FLSD結果を生成するのに必要とされる時
間の主要素であるポインタ伝播のための時間が短縮され
る。裁定の１つの方法はここでは“ポスト シフト”と
呼ばれるが、これについては後に説明される。
が、MSBは“ｉ＋1"の位置にあることに注意すべきであ
る。この条件はFLSD機能にもう１つのパラメータを導入
する。つまり、位置“i"へのキリー インが遂行され
る。上に設定の条件はMSBの最終位置を決定するために
は位置“i"への桁上げが遂行されるのを待たなければな
らないことを示唆する。しかし、これは結果的に当初の
目的、つまり、和及びMSB位置の並列生成をくつがえす
こととなる。本発明の１つの実施態様においては、この
障害は以下のようにして克服される。Ui、Fi、及びLiの
位置はキリー インの結果として変更を受けないため、
Unが最初に生成され、ポインタFnが上記の条件に従つて
伝播される。その後、最終的なMSBの位置が裁定され
る。つまり、LiがMSBの概算位置を決定するが、この位
置は１方向に１ビツト位置以上の誤差を持つことはな
い。MSBがｉ番目の位置（つまり、Ln＝１）であるか、
あるいは次に最上位のビツト位置（ｉ＋１）であるかの
最終決定は“裁定”と呼ばれる。本発明においては、U
n、Fn、及びLnが加数Ａ、Ｂが加えられている間に生成
される。次に桁上げが供給された後に裁定が遂行され
る。この結果、FLSD結果を生成するのに必要とされる時
間の主要素であるポインタ伝播のための時間が短縮され
る。裁定の１つの方法はここでは“ポスト シフト”と
呼ばれるが、これについては後に説明される。
加数が正でも負でもありうるという事実からさらに状
況が複雑となる。これは加算の結果が正でも負でもあり
うることを意味する。これは結果として、どれが最上位
の数字であるか、つまり、それが最初の“1"であるか、
あるいは最初“0"であるかの判定に影響を与える。最初
に、負の数字が２つの補数形式にて表わされる場合につ
いて考察するが、これは数字の正の形式の個々のビツト
を反転し、次にこれに１を加えることによつて得られ
る。
況が複雑となる。これは加算の結果が正でも負でもあり
うることを意味する。これは結果として、どれが最上位
の数字であるか、つまり、それが最初の“1"であるか、
あるいは最初“0"であるかの判定に影響を与える。最初
に、負の数字が２つの補数形式にて表わされる場合につ
いて考察するが、これは数字の正の形式の個々のビツト
を反転し、次にこれに１を加えることによつて得られ
る。
以下の記述は正の数あるいは負の数のいずれに対して
もあてはまる。つまり、数字の最上位ビツトはこれが符
号ビツトと異なり、これがその左の個々のビツトと異な
るという事実から他のビツトから判別される。
もあてはまる。つまり、数字の最上位ビツトはこれが符
号ビツトと異なり、これがその左の個々のビツトと異な
るという事実から他のビツトから判別される。
正の数では符号ビツトは“0"であり、最上位ビツトは
“1"である。
“1"である。
負の数では符号ビツトは“1"であり、最上位ビツトは
“0"である。
“0"である。
和の最上位ビツトの位置を予測するために加数の符号
によつて４つのケースを考察することが必要である。以
下のテーブルはこれら４つのケースを示す。記号〜は
“NOT"を意味し、ブラケツトとともに使用された場合
は、これはブラケツト内の信号が両者とも示された値を
持たないことを示す。
によつて４つのケースを考察することが必要である。以
下のテーブルはこれら４つのケースを示す。記号〜は
“NOT"を意味し、ブラケツトとともに使用された場合
は、これはブラケツト内の信号が両者とも示された値を
持たないことを示す。
従つて、 は少なくとも１つの信号が“1"であることを意味する。
これはFnが伝播される状態を示す。
これはFnが伝播される状態を示す。
テーブル４ １）ｎ＞ｉでAn＝Bn＝０のケース ２）ｎ＞ｉでAn＝Bn＝１のケース ３）スキツプAn〜Bn、An＝Bn＝１のとき、ケース１に復
帰 ４）スキツプAn〜Bn、An＝Bn＝０のとき、ケース２に復
帰 この表現の解釈は以下の通りである。
帰 ４）スキツプAn〜Bn、An＝Bn＝０のとき、ケース２に復
帰 この表現の解釈は以下の通りである。
ケース１においては、ＡあるいはＢのいずれかが１の
位置において停止する。ケース２においては、Ａあるい
はＢのいずれかが０の位置において停止する。ケース３
及び４においては、Ａ＝Ｂの全ての位置をスキツプし、
ケース１及びケース２において設定された条件によつて
Ui＝０の位置が決定される。従つて、ｊ＞ｉの全てにお
いて、Ui＝０及びUj＝１である場合、和のMSBは位置ｉ
あるいは（ｉ＋１）の所となる。ケース３及び４では、
それぞれ左端An＝Bn＝１、あるいはAn＝Bn＝０の位置の
すぐ右にブラケツト内の記号がくることに注意すべきで
ある。つまり、これらの間に介在信号が存在しない場合
がある。
位置において停止する。ケース２においては、Ａあるい
はＢのいずれかが０の位置において停止する。ケース３
及び４においては、Ａ＝Ｂの全ての位置をスキツプし、
ケース１及びケース２において設定された条件によつて
Ui＝０の位置が決定される。従つて、ｊ＞ｉの全てにお
いて、Ui＝０及びUj＝１である場合、和のMSBは位置ｉ
あるいは（ｉ＋１）の所となる。ケース３及び４では、
それぞれ左端An＝Bn＝１、あるいはAn＝Bn＝０の位置の
すぐ右にブラケツト内の記号がくることに注意すべきで
ある。つまり、これらの間に介在信号が存在しない場合
がある。
上記の眞理値表を論理的に表現するために、Unは５つ
のパラメータの関数として以下のように論理的に表わさ
れる。
のパラメータの関数として以下のように論理的に表わさ
れる。
Ｕ（ｎ）＝ｆ〔An，Bn，An+1，Pn+1，Pn+2〕 ここで、 Anは位置“n"の所のオペランドＡのビツトであり、 Anは位置“n"の所のオペランドＢのビツトであり、 An+1は位置（ｎ＋１）の所のオペランドＡのビツトで
あり、 Pn+1は位置（ｎ＋１）の所の桁上げ伝播であり、ここ
で、Pn+1＝An+1θBn+1であり、 Pn+2は位置（ｎ＋２）の所の桁上げ伝播であり、ここ
で、Pn+2＝An+2θBn+2である。
あり、 Pn+1は位置（ｎ＋１）の所の桁上げ伝播であり、ここ
で、Pn+1＝An+1θBn+1であり、 Pn+2は位置（ｎ＋２）の所の桁上げ伝播であり、ここ
で、Pn+2＝An+2θBn+2である。
（通常、伝播信号（Pn）は任意のセルの所の２進数が
等しくないとき、つまり、An≠Bnのとき生成される。） 全ての信号は第３図に示される加算器セルによつて容
易に得ることができる。従つて、FLSDセルに新たに要求
されるのは加算器セルに方路経路を加えることのみであ
る。回路設計の観点からは、この新たの機能を遂行する
ために、加算器セルの動作に悪影響を与えることなくこ
の増加されたキヤパシタンスに対応するためにPn及びAn
信号のドライバのサイズが大きくされる。
等しくないとき、つまり、An≠Bnのとき生成される。） 全ての信号は第３図に示される加算器セルによつて容
易に得ることができる。従つて、FLSDセルに新たに要求
されるのは加算器セルに方路経路を加えることのみであ
る。回路設計の観点からは、この新たの機能を遂行する
ために、加算器セルの動作に悪影響を与えることなくこ
の増加されたキヤパシタンスに対応するためにPn及びAn
信号のドライバのサイズが大きくされる。
関数Unは以下の論理式によつて与えられるが、ここ
で、θは“排他的OR"論理動作であり、０は“排他的NO
R"論理動作である。
で、θは“排他的OR"論理動作であり、０は“排他的NO
R"論理動作である。
（２）式の解釈は以下のとおりである。
（２）式内の第３の記号はケース＃１をカバーする。つ
まり、UnはＡ及びＢの両方が“0"であり、Pn+2とのAn+1
の排他的NORが“1"の場合、Fn（つまり、Un＝１）を伝
播する。
まり、UnはＡ及びＢの両方が“0"であり、Pn+2とのAn+1
の排他的NORが“1"の場合、Fn（つまり、Un＝１）を伝
播する。
（２）式内の第２の記号はケース＃２をカバーする。つ
まり、UnはＡ及びＢが“1"であり、Pn+2とのAn+1の排他
的ORが“1"の場合、Fnを伝播する。
まり、UnはＡ及びＢが“1"であり、Pn+2とのAn+1の排他
的ORが“1"の場合、Fnを伝播する。
第１、第２及び第３の信号はケース３及び４をカバー
する。つまり、UnはPn+1が“1"である場合、あるいは第
２及び第３の信号が“1"である場合Fnを伝播する。信号
（An・Bn）は“桁上げ生成”と呼ばれ、ここでは、別に
Gnとしても表わされる。また信号（▲▼・▲
▼）は“桁上げ抑止”と呼ばれ、ここでは、別にKnとし
ても表わされる。（２）式のもう１つの形式は以下のよ
うに表わされる。
する。つまり、UnはPn+1が“1"である場合、あるいは第
２及び第３の信号が“1"である場合Fnを伝播する。信号
（An・Bn）は“桁上げ生成”と呼ばれ、ここでは、別に
Gnとしても表わされる。また信号（▲▼・▲
▼）は“桁上げ抑止”と呼ばれ、ここでは、別にKnとし
ても表わされる。（２）式のもう１つの形式は以下のよ
うに表わされる。
Un＝Pn+1＋Gn（An+1θPn+2）＋Kn（An+1θPn+2）．
（３） この形式は後に説明されるように符号−数値表現の場
合のように、２つの数の差（例えば、Ａ−Ｂ）のMSBを
決定するのに便利である。このように定義されるUn関数
を提供する論理回路が第３図に示される。
（３） この形式は後に説明されるように符号−数値表現の場
合のように、２つの数の差（例えば、Ａ−Ｂ）のMSBを
決定するのに便利である。このように定義されるUn関数
を提供する論理回路が第３図に示される。
第３図には加算器セル及びFLSDセルの両者がこれらの
接続とともに示される。（第２図とは対照的に、加算器
部分は点線の上に示され、FLSD部分がこの下に示され
る）。Gnは（２）式の（An・Bn）を表わすが、これは加
算器セルからの桁上げ生成である。Knは（２）式の（▲
▼・▲▼）を表わすが、これは加算器セルから
の桁上げ抑止である。第３図には中間信号▲▼及び
▲▼が定義されているが、これらは実際の回路
設計を容易にするためにこの形式にて生成される。FLSD
動作からの出力はＮ＋１の１の形式であるが、これはｉ
番目のビツト位置のみが“1"であり、残りは“0"である
ことを意味する。この状態はLnを提供するためのNORゲ
ートを使用することによつて得られる（第３図）。ここ
で、入力Un及びFnである。（１）式を参照すること。こ
れは“1"である位置のみがUn及びFnの両方が“0"である
位置であることを確保する。この方法ではMSBが位置さ
れる概算位置を非常に迅速に検出できる。これは、“i"
あるいは“ｉ＋1"位置である。MSBの検索は基本的には
ポインタ、つまり、Ｆ信号をFLDSチエーンを通じてリプ
ルするのに要する時間である。FLSDチエーンの構造は第
２図によつて示唆されるごとく、桁上げチエーン加算器
と非常に類似する。概算位置が知られたら、次のステツ
プである符号化に進むが、これを平行してMSBの最終
（つまり、正確な）位置が決定される。
接続とともに示される。（第２図とは対照的に、加算器
部分は点線の上に示され、FLSD部分がこの下に示され
る）。Gnは（２）式の（An・Bn）を表わすが、これは加
算器セルからの桁上げ生成である。Knは（２）式の（▲
▼・▲▼）を表わすが、これは加算器セルから
の桁上げ抑止である。第３図には中間信号▲▼及び
▲▼が定義されているが、これらは実際の回路
設計を容易にするためにこの形式にて生成される。FLSD
動作からの出力はＮ＋１の１の形式であるが、これはｉ
番目のビツト位置のみが“1"であり、残りは“0"である
ことを意味する。この状態はLnを提供するためのNORゲ
ートを使用することによつて得られる（第３図）。ここ
で、入力Un及びFnである。（１）式を参照すること。こ
れは“1"である位置のみがUn及びFnの両方が“0"である
位置であることを確保する。この方法ではMSBが位置さ
れる概算位置を非常に迅速に検出できる。これは、“i"
あるいは“ｉ＋1"位置である。MSBの検索は基本的には
ポインタ、つまり、Ｆ信号をFLDSチエーンを通じてリプ
ルするのに要する時間である。FLSDチエーンの構造は第
２図によつて示唆されるごとく、桁上げチエーン加算器
と非常に類似する。概算位置が知られたら、次のステツ
プである符号化に進むが、これを平行してMSBの最終
（つまり、正確な）位置が決定される。
“ポスト シフト ブロツク”の使用によつてポイン
タのリプルの際に最上位の数字の正確な位置を知る必要
がなくなる。これはポインタUiは最大でも位置ｉあるい
は位置ｉ＋１であるMSBから１ビツトだけ右の位置に存
在するためである。こうして、小数部が１だけポスト
シフトされ、指数が１だけ増加され、桁上げ入力が指数
調節の最下位加算器セルに提供される。ここでは▲
▼信号として定義されるポスト シフトに対する
コントロールはFLSDセルから派生されるが、これについ
ては第４図を参照すること。個々のセルは、“Ln"が論
理“1"であるときは、“ｎ＋1"位置の和及びこの数字の
符号ビツトに基づいてポスト シフトに影響を及すが、
これがSn+2である。この新たなコントロール▲
▼は小数部をポスト シフトし、指数を増分するのに
使用される。これは によつて制御される１−ビツト シフタによつて遂行さ
れる。１ビツト シフトの一例が第５図に示されるが、
他のタイプを使用することもできる。▲▼＝
１の場合は、和ビツトはシフトされないままにとどま
り、▲▼＝０の場合は、和の個々のビツトが
１位置だけ左にシフトされる。MSBの正確な位置の裁定
は別の方法として“プレーシフト”動作にて遂行するこ
ともできる。つまり、概算シフト機能の前に１ビツト
シフトが置かれる。この新たな機能によつて、判定を判
定、符号ビツト及びｉ位置へのキリー インに必要な情
報が得られる非クリテイカル時間に遂行するようにする
ことによつて、有効数字を実際に探索する際の時間の浪
費を避けることが可能となる。
タのリプルの際に最上位の数字の正確な位置を知る必要
がなくなる。これはポインタUiは最大でも位置ｉあるい
は位置ｉ＋１であるMSBから１ビツトだけ右の位置に存
在するためである。こうして、小数部が１だけポスト
シフトされ、指数が１だけ増加され、桁上げ入力が指数
調節の最下位加算器セルに提供される。ここでは▲
▼信号として定義されるポスト シフトに対する
コントロールはFLSDセルから派生されるが、これについ
ては第４図を参照すること。個々のセルは、“Ln"が論
理“1"であるときは、“ｎ＋1"位置の和及びこの数字の
符号ビツトに基づいてポスト シフトに影響を及すが、
これがSn+2である。この新たなコントロール▲
▼は小数部をポスト シフトし、指数を増分するのに
使用される。これは によつて制御される１−ビツト シフタによつて遂行さ
れる。１ビツト シフトの一例が第５図に示されるが、
他のタイプを使用することもできる。▲▼＝
１の場合は、和ビツトはシフトされないままにとどま
り、▲▼＝０の場合は、和の個々のビツトが
１位置だけ左にシフトされる。MSBの正確な位置の裁定
は別の方法として“プレーシフト”動作にて遂行するこ
ともできる。つまり、概算シフト機能の前に１ビツト
シフトが置かれる。この新たな機能によつて、判定を判
定、符号ビツト及びｉ位置へのキリー インに必要な情
報が得られる非クリテイカル時間に遂行するようにする
ことによつて、有効数字を実際に探索する際の時間の浪
費を避けることが可能となる。
前述の実施態様では、２つのステツプからなる手順を
使用してFLSD動作が遂行され、この方法においては、概
算位置に続いて最終位置が決定された。本発明のもう１
つの実施態様においては、MSBの正確な位置が決定さ
れ、従つて、最終裁定の必要性が排除される。状況によ
つて、これら実施態様のいずれかを使用することによつ
て回路の繁雑さを回避することができる。上に定義した
パラメータを使用して、Ln関数を以下のように与えるこ
とができる。（ここで、Ln＝１はここではMSBの正確な
位置である。） Pn＝AnθBnであり、Cn+1はｎ＋１セルへのキリー イ
ン、つまり、ｎセルのキリー アウト信号であることに
注意する。第３図を参照すること、ただし、この式はC
n+1の代わりにCnが使用されたときでも正しい。この他
のパラメータは前述のとおりである。
使用してFLSD動作が遂行され、この方法においては、概
算位置に続いて最終位置が決定された。本発明のもう１
つの実施態様においては、MSBの正確な位置が決定さ
れ、従つて、最終裁定の必要性が排除される。状況によ
つて、これら実施態様のいずれかを使用することによつ
て回路の繁雑さを回避することができる。上に定義した
パラメータを使用して、Ln関数を以下のように与えるこ
とができる。（ここで、Ln＝１はここではMSBの正確な
位置である。） Pn＝AnθBnであり、Cn+1はｎ＋１セルへのキリー イ
ン、つまり、ｎセルのキリー アウト信号であることに
注意する。第３図を参照すること、ただし、この式はC
n+1の代わりにCnが使用されたときでも正しい。この他
のパラメータは前述のとおりである。
通常MSB位置の決定に続いて和が正規化されるが、他
の動作も可能である。例えば、本発明は最初に和を正規
化することなく、大きな値を持つ方の和を決定するため
に２つあるいはそれ以上の和に対するMSBを決定するに
も使用することもできる。必要に応じて、その後、正規
化動作が遂行される。正規化の前あるいは正規化の代り
に本発明を使用することによつて他の論理動作を遂行す
ることもできる。この場合、例外動作（第１図）によつ
てオーバーフローあるいはアンダーフロー状態が処理さ
れるが、この場合、小数部及び指数は、通常、所定の値
にセツトされる。また、等しいオペランドが減算され、
ゼロの結果が生成されるときは、例外回路は出力をゼロ
に設定するのに使用することができる。これによつて、
通常、ゼロ オペランドが存在しない浮動小数点数につ
いてのあいまいさを解決することができる。
の動作も可能である。例えば、本発明は最初に和を正規
化することなく、大きな値を持つ方の和を決定するため
に２つあるいはそれ以上の和に対するMSBを決定するに
も使用することもできる。必要に応じて、その後、正規
化動作が遂行される。正規化の前あるいは正規化の代り
に本発明を使用することによつて他の論理動作を遂行す
ることもできる。この場合、例外動作（第１図）によつ
てオーバーフローあるいはアンダーフロー状態が処理さ
れるが、この場合、小数部及び指数は、通常、所定の値
にセツトされる。また、等しいオペランドが減算され、
ゼロの結果が生成されるときは、例外回路は出力をゼロ
に設定するのに使用することができる。これによつて、
通常、ゼロ オペランドが存在しない浮動小数点数につ
いてのあいまいさを解決することができる。
前述においては、本発明が、負の数が減算動作を遂行
することなく加算できるように２の補数形式にて表わさ
れた数について説明された。しかし、本発明は“符号−
数値”形式にて表わされる数に対して実現することも可
能である。つまり、この場合は、負の数は、通常、最上
位の位置の“1"によつて示されるが、小数部は変更、つ
まり、反転されない。符号−数値形式での加算は両者の
加数が同一の符号を持つ場合（つまり、両者とも正ある
いは両者とも負の場合）は簡単に遂行できる。この場合
は、小数部が加えられ、共通の符号が与えられる。本発
明は前述の方法をＡ及びＢの両者が正の場合（例えば、
テーブル１−３）に応用することによつて和のMSDを簡
単に決定できる。加数の片方（例えば、Ａ）が正であ
り、他方（例えば、Ｂ）が負であるときは、減算は符号
−数値体系（例えば、Ａ−Ｂ）によつて遂行される。本
発明はまたＡとＢの減算の結果（つまり、差）のMSBを
決定するのにも使用できる、これはＰ（桁上げ伝播）、
Ｇ（桁上げ生成）、及びＫ（桁上げ抑止）をそれぞれ借
り伝播、借り生成、及び借り抑止となるように再定義す
ることによつて達成される。これは以下のテーブルによ
つて図解される。
することなく加算できるように２の補数形式にて表わさ
れた数について説明された。しかし、本発明は“符号−
数値”形式にて表わされる数に対して実現することも可
能である。つまり、この場合は、負の数は、通常、最上
位の位置の“1"によつて示されるが、小数部は変更、つ
まり、反転されない。符号−数値形式での加算は両者の
加数が同一の符号を持つ場合（つまり、両者とも正ある
いは両者とも負の場合）は簡単に遂行できる。この場合
は、小数部が加えられ、共通の符号が与えられる。本発
明は前述の方法をＡ及びＢの両者が正の場合（例えば、
テーブル１−３）に応用することによつて和のMSDを簡
単に決定できる。加数の片方（例えば、Ａ）が正であ
り、他方（例えば、Ｂ）が負であるときは、減算は符号
−数値体系（例えば、Ａ−Ｂ）によつて遂行される。本
発明はまたＡとＢの減算の結果（つまり、差）のMSBを
決定するのにも使用できる、これはＰ（桁上げ伝播）、
Ｇ（桁上げ生成）、及びＫ（桁上げ抑止）をそれぞれ借
り伝播、借り生成、及び借り抑止となるように再定義す
ることによつて達成される。これは以下のテーブルによ
つて図解される。
この場合、前述の式（１）、（２）及び（３）は差の
MSBを決定するのに使用できる。シフト機能（第４図）
も同一であり、ここでは和数字の代わりに差数字がく
る。これに加えて、Ｃ（キリー イン）パラメータを類
似のボローイン パラメータと置きかえることによつ
て、式（４）もそのまま適用する。ここで使用される用
語、“結合”は２つの数字を加算あるいは減算すること
を意味し、“結合セル”は数字の桁に関して動作する加
算器あるいは減算器セルを意味する。用語“結果”はこ
れによつて得られる和あるいは差を意味する。用語“オ
ペランド”は加数、被減数、あるいは減数を意味する。
MSBを決定するのに使用できる。シフト機能（第４図）
も同一であり、ここでは和数字の代わりに差数字がく
る。これに加えて、Ｃ（キリー イン）パラメータを類
似のボローイン パラメータと置きかえることによつ
て、式（４）もそのまま適用する。ここで使用される用
語、“結合”は２つの数字を加算あるいは減算すること
を意味し、“結合セル”は数字の桁に関して動作する加
算器あるいは減算器セルを意味する。用語“結果”はこ
れによつて得られる和あるいは差を意味する。用語“オ
ペランド”は加数、被減数、あるいは減数を意味する。
上記の説明は主にある条件下において桁上げ（あるい
は借り）入力信号を変更されることなくセルを通じて高
速度で伝播することを可能とする数字結合器セルを使用
する本発明の実施態様について関して行なわれた。これ
は、ここでは、“伝播”と呼ばれた、このセルはまた
“生成”信号及び“抑止”信号を生成する。ただし、本
発明はそれ自体伝播信号を生成しない他のタイプの結合
器セルを使用して実現することができる。この他のセル
には、リプル桁上げ加算器セル、及び桁上げ先取り加算
器セルが含まれる。これら他のセルは伝播機能を使用す
ることなく桁上げ（あるいは借り）信号を生成するため
に論理ゲートを使用する。
は借り）入力信号を変更されることなくセルを通じて高
速度で伝播することを可能とする数字結合器セルを使用
する本発明の実施態様について関して行なわれた。これ
は、ここでは、“伝播”と呼ばれた、このセルはまた
“生成”信号及び“抑止”信号を生成する。ただし、本
発明はそれ自体伝播信号を生成しない他のタイプの結合
器セルを使用して実現することができる。この他のセル
には、リプル桁上げ加算器セル、及び桁上げ先取り加算
器セルが含まれる。これら他のセルは伝播機能を使用す
ることなく桁上げ（あるいは借り）信号を生成するため
に論理ゲートを使用する。
第１図は本発明による技術を使用する典型的な浮動小数
点加算器のブロツク図、 第２図は加算器セル及び関連するポインタチエーン及び
桁上げチエーンを示す図、 第３図は典型的な加算器セル及びFLSD回路図、そして 第４図及び第５図は和の最終シフトを裁定するための回
路図である。 〔主要符号の説明〕 201〜204……加算セル、211〜214……トランジスタ
点加算器のブロツク図、 第２図は加算器セル及び関連するポインタチエーン及び
桁上げチエーンを示す図、 第３図は典型的な加算器セル及びFLSD回路図、そして 第４図及び第５図は和の最終シフトを裁定するための回
路図である。 〔主要符号の説明〕 201〜204……加算セル、211〜214……トランジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロナルド ラマー フレイマン アメリカ合衆国 18018 ペンシルヴア ニア，ベセレヘム，モノカシー ストリ ート 1702 (72)発明者 エフダ ロツトブラム アメリカ合衆国 08816 ニユージヤー シイ，イースト ブランズウイツク，ホ ワイトホール ロード 38 (56)参考文献 特開 昭59−22694（ＪＰ，Ａ)
Claims (8)
- 【請求項１】それぞれが複数の数字からなる第１のオペ
ランド（Ａ）と第２のオペランド（Ｂ）とを結合するた
めの回路であって、最上位から最下位へ配列された複数
の数字を有する結果（Ｓ）を得るために前記第１のオペ
ランドの数字を前記第２のオペランドの数字に結合する
ための複数の結合セルを含む前記回路において、 該回路はさらに、前記結合セルに接続され、前記結合の
間に前記第１のオペランドと前記第２のオペランドとの
数字を調べることによって前記結果の最上位の数字の概
算位置を１桁以内の誤差精度で決定する手段を含み、 前記概算位置を決定する手段が最上位数字（AN、BN）か
ら最下位数字（AO、BO）へ伝播するポインタ（Fn）を発
生する手段を含むことを特徴とする回路。 - 【請求項２】特許請求の範囲第１項に記載の回路におい
て、さらに前記結合セルからの結果を受信するように接
続され、前記結果を正規化する手段を含むことを特徴と
する回路。 - 【請求項３】特許請求の範囲第１項に記載の回路におい
て、さらに前記結合セルに接続され、前記結果が得られ
た時、前記最上位の数字の正確な位置を決定するための
手段を含むことを特徴とする回路。 - 【請求項４】特許請求の範囲第１項に記載の回路におい
て、ある結合セルが次の下位の数字の結合セルに接続さ
れる伝播信号（Pn）を生成するための手段を含むことを
特徴とする回路。 - 【請求項５】特許請求の範囲第１項に記載の回路におい
て、前記ポインタ（Fn）はポインタチェインに接続さ
れ、ゲートに供給される信号（Un）によって制御される
電界効果トランジスタ（211……214）の列によって発生
されることを特徴とする回路。 - 【請求項６】特許請求の範囲第５項に記載の回路におい
て、前記信号Unは Un＝Pn+1＋An・Bn（An+1θPn+2） ＋ｎ・ｎ（An+1θPn+2） であり、ここでAnおよびAn+1はそれぞれ数字位置ｎおよ
びｎ＋１におけるオペランドＡの２進数字であり、Bnは
数字位置ｎにおけるオペランドＢの２進数字であり、そ
してPn+1、Pn+2は数字位置ｎ＋１およびｎ＋２について
の結合セルによって発生された伝播信号であることを特
徴とする回路。 - 【請求項７】特許請求の範囲第４項に記載の回路におい
て、前記結合セルは加算セルであり、前記伝播信号が存
在する時、該伝播信号により桁上げ信号はセルを通って
伝播することができることを特徴とする回路。 - 【請求項８】特許請求の範囲第４項に記載の回路におい
て、前記結合セルは減算セルであり、前記伝播信号が存
在する時、該伝播信号によりキャリー信号はセルを通っ
て伝播することができることを特徴とする回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/695,907 US4758974A (en) | 1985-01-29 | 1985-01-29 | Most significant digit location |
| US695907 | 1985-01-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61177538A JPS61177538A (ja) | 1986-08-09 |
| JP2618374B2 true JP2618374B2 (ja) | 1997-06-11 |
Family
ID=24794937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61015976A Expired - Lifetime JP2618374B2 (ja) | 1985-01-29 | 1986-01-29 | 最上位の数字の位置の検出 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4758974A (ja) |
| JP (1) | JP2618374B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4858165A (en) * | 1987-06-19 | 1989-08-15 | Digital Equipment Corporation | Apparatus and method for acceleration of effective subtraction procedures by the approximation of the absolute value of the exponent argument difference |
| US4922446A (en) * | 1988-04-01 | 1990-05-01 | Digital Equipment Corporation | Apparatus and method for floating point normalization prediction |
| US5023827A (en) * | 1988-08-18 | 1991-06-11 | Digital Equipment Corporation | Radix-16 divider using overlapped quotient bit selection and concurrent quotient rounding and correction |
| US5132925A (en) * | 1988-08-18 | 1992-07-21 | Digital Equipment Corporation | Radix-16 divider using overlapped quotient bit selection and concurrent quotient rounding and correction |
| US4926369A (en) * | 1988-10-07 | 1990-05-15 | International Business Machines Corporation | Leading 0/1 anticipator (LZA) |
| JP2511527B2 (ja) * | 1989-07-14 | 1996-06-26 | 日本電気株式会社 | 浮動小数点演算器 |
| US5040138A (en) * | 1989-08-02 | 1991-08-13 | Cyrix Corporation | Circuit for simultaneous arithmetic calculation and normalization estimation |
| US5144570A (en) * | 1989-08-02 | 1992-09-01 | Cyrix Corporation | Normalization estimator |
| US5432727A (en) * | 1989-11-02 | 1995-07-11 | Intergraph Corporation | Apparatus for computing a sticky bit for a floating point arithmetic unit |
| US5282156A (en) * | 1991-01-31 | 1994-01-25 | Matsushita Electric Industrial Co., Ltd. | Leading one anticipator and floating point addition/subtraction apparatus employing same |
| US5303174A (en) * | 1991-10-07 | 1994-04-12 | Nec Corporation | Floating pointing arithmetic operation system |
| GB2274730B (en) * | 1993-01-30 | 1997-05-28 | Motorola Inc | A mantissa addition system for a floating point adder |
| US5392228A (en) * | 1993-12-06 | 1995-02-21 | Motorola, Inc. | Result normalizer and method of operation |
| JP3313002B2 (ja) * | 1994-12-02 | 2002-08-12 | 三菱電機株式会社 | 浮動小数点演算装置 |
| US5999960A (en) * | 1995-04-18 | 1999-12-07 | International Business Machines Corporation | Block-normalization in multiply-add floating point sequence without wait cycles |
| US5867407A (en) * | 1995-06-30 | 1999-02-02 | Digital Equipment Corporation | Normalization shift prediction independent of operand substraction |
| KR970016936A (ko) * | 1995-09-06 | 1997-04-28 | 엘리 와이스 | 최상위 디지트를 결정하는 장치 및 방법 |
| US6523049B1 (en) | 1999-12-21 | 2003-02-18 | International Business Machines Corporation | Circuit and method for determining greater than or equal to three out of sixty-six |
| US7716264B2 (en) * | 2005-08-16 | 2010-05-11 | International Business Machines Corporation | Method and apparatus for performing alignment shifting in a floating-point unit |
| US8214416B2 (en) * | 2008-07-28 | 2012-07-03 | Agere Systems Inc. | Floating-point addition acceleration |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3831012A (en) * | 1973-03-28 | 1974-08-20 | Control Data Corp | Normalize shift count network |
| US4152775A (en) * | 1977-07-20 | 1979-05-01 | Intel Corporation | Single line propagation adder and method for binary addition |
| US4229801A (en) * | 1978-12-11 | 1980-10-21 | Data General Corporation | Floating point processor having concurrent exponent/mantissa operation |
| US4357675A (en) * | 1980-08-04 | 1982-11-02 | Bell Telephone Laboratories, Incorporated | Ripple-carry generating circuit with carry regeneration |
| JPS5776634A (en) * | 1980-10-31 | 1982-05-13 | Hitachi Ltd | Digital signal processor |
| JPS5776635A (en) * | 1980-10-31 | 1982-05-13 | Hitachi Ltd | Floating multiplying circuit |
| JPS5999542A (ja) * | 1982-11-30 | 1984-06-08 | Fujitsu Ltd | 演算回路 |
| JPS59226944A (ja) * | 1983-06-09 | 1984-12-20 | Fujitsu Ltd | 浮動小数点デ−タ加減算方式 |
| US4562553A (en) * | 1984-03-19 | 1985-12-31 | Analogic Corporation | Floating point arithmetic system and method with rounding anticipation |
| US4563751A (en) * | 1984-04-26 | 1986-01-07 | Motorola, Inc. | Carry propagate adder circuit which differentially senses a carry input |
-
1985
- 1985-01-29 US US06/695,907 patent/US4758974A/en not_active Expired - Lifetime
-
1986
- 1986-01-29 JP JP61015976A patent/JP2618374B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61177538A (ja) | 1986-08-09 |
| US4758974A (en) | 1988-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2618374B2 (ja) | 最上位の数字の位置の検出 | |
| US4999803A (en) | Floating point arithmetic system and method | |
| US5027308A (en) | Circuit for adding/subtracting two floating point operands | |
| US5272660A (en) | Method and apparatus for performing integer and floating point division using a single SRT divider in a data processor | |
| US5010508A (en) | Prenormalization for a floating-point adder | |
| US5633819A (en) | Inexact leading-one/leading-zero prediction integrated with a floating-point adder | |
| JPH06236257A (ja) | データ・プロセッサにおいて浮動小数点実行ユニット内で後正規化を実行する方法および装置 | |
| US6205461B1 (en) | Floating point arithmetic logic unit leading zero count using fast approximate rounding | |
| US6499044B1 (en) | Leading zero/one anticipator for floating point | |
| JPH0520028A (ja) | 加減算のための浮動小数点演算装置の仮数部処理回路 | |
| US5831884A (en) | Apparatus for performing arithmetic operation of floating point numbers capable of improving speed of operation by performing canceling prediction operation in parallel | |
| JPH10289096A (ja) | 論理回路及び浮動小数点演算装置 | |
| US6061707A (en) | Method and apparatus for generating an end-around carry in a floating-point pipeline within a computer system | |
| JP2511527B2 (ja) | 浮動小数点演算器 | |
| CN111290790B (zh) | 一种定点转浮点的转换装置 | |
| JPH063578B2 (ja) | 演算処理装置 | |
| JP2555135B2 (ja) | 演算回路 | |
| US11983509B2 (en) | Floating-point accumulator | |
| JPH0731591B2 (ja) | 先行１検出回路および浮動小数点加減算装置 | |
| JP2512939B2 (ja) | 固定浮動デ−タ変換回路 | |
| JP2506891B2 (ja) | 浮動小数点演算装置 | |
| JP3298119B2 (ja) | 零フラグ生成加減算器 | |
| JPH061437B2 (ja) | 演算処理装置 | |
| JPH0667852A (ja) | 除算器 | |
| JPH0367328A (ja) | 浮動小数点演算装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |