SU1413624A1 - Арифметическое устройство с переменной длиной операндов - Google Patents
Арифметическое устройство с переменной длиной операндов Download PDFInfo
- Publication number
- SU1413624A1 SU1413624A1 SU874207677A SU4207677A SU1413624A1 SU 1413624 A1 SU1413624 A1 SU 1413624A1 SU 874207677 A SU874207677 A SU 874207677A SU 4207677 A SU4207677 A SU 4207677A SU 1413624 A1 SU1413624 A1 SU 1413624A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- output
- subtractor
- operands
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в процессорах электронных вычис- .лительных машин. Целью изобретени вл етс сокращение аппаратурных затрат . Поставленна цель достигаетс тем, что арифметическое устройство с переменной длиной операндов, содержащее сумматор-вычитатель 3, блоки 4, 5 элементов И, блок 6 формировани маски, элемент ИСКЛЮЧАЩЕЕ ИЛИ 7 и одноразр дный коммутатор 8, имеет новую организацию св зей. 2 ил.
Description
fOСО ©5
Изобретение относитс к вычислительной технике и может быть использовано в процессорах вычислительных машин ,
Целью изобретени вл етс сокращение аппаратурных затрат.
На фиг. 1 представлена схема арифметического устройства с переменной длиной операндов; на фиг. 2 - пример выполнени блока формировани маски.
Устройство содержит входы 1, 2 первого и второго операндов устройства соответственно, сумматор-вычита- тель 3, блоки 4, 5 элементов И, блок 6 формировани маски, элемент ИСКЛЮ- ЧАКЩЕЕ ИЛИ 7, одноразр дный коммутатор 8, вход 9 задани длины операндов устройства, вход 10 задани вида операции устройства, выход 11 результа- та устройства, выход 12 переноса (зае ма) устройства, выходы , разр дов сумматора-вычитател 3. Блок 6 формировани маски (фиг. 2) содержит элементы ИЛИ 14, -14,, , выход 15 и вход 16.
Устройство работает следукицим образом .
На вход 9 устройства поступает унитарный код длины операндов, напри- мер код числа k. При этом устанавливаютс значени 1 на выходах элементов ИЛИ 14 14 и на k-м управл ющем входе коммутатора 8. После подачи на сумматор-вычитатель 3 кода операции суммировани или вычитани с входа 10 устройства на выходах элементов ИЛИ 13, -13 установитс значение суммы или разности операндов, а на выходе 13к+ сигнал, который поступает на k-й вход коммутатора 8. В зависимости от кода арифметической операции, поступающего с входа .10 устройства на вход элемента ИСКЛЮ- ЧАЩЕЕ ИЛИ 7, на его выходе и, соот- ветственно, выходе 12 устройства Сигналом 1 отмечаетс перенос или заем в старшем разр де (сложение кодируетс О на входе ГО, вычитание - 1).
Claims (1)
- Формула изобретениАрифметическое устройство с переменной длиной операндов, содержащее сумматор-вычитатель, два блока элементов И, блок формировани маски, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и одноразр дный коммутатор, причем входы первого и второго операндов устройства соединены соответственно с первыми входами первого и второго блоков элементов И, выходы которых соединены соответственно с первым и вторым информационными входами сумматора-вычитател , выходы разр дов с второго по п-й которого (п - максимальна разр дность операндов) соединены соответственно с информационными входами с первого по (п-1)-й одноразр дного коммутатора, выход которого соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого вл етс выходом переноса (заема) устройства, вход задани вида операции которого соединен с управл ющим входом сумматора-вычитател , входы разр дов входа задани длины операндов устройства соединены соответственно с управл ющими входами одноразр дного коммутатора , отличающеес тем что, с целью сокращени аппаратурных затрат, вход задани длины операндов устройства соединен с входом блока формировани маски, выход которого соединен с вторыми входами первого и второго блоков элементов И, вход задани вида операции устройства динен с вторьм входом элемента ЧАЮЩЕЕ ИЛИ, выходы разр дов с и рро- го по п-й сумматора-вычитате вл ютс выходом результата устройства, выход (п+1)-го разр да сумматора-вычитател соединен с п-м информационным входом одноразр дного коммутаторФиг.2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874207677A SU1413624A1 (ru) | 1987-03-09 | 1987-03-09 | Арифметическое устройство с переменной длиной операндов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874207677A SU1413624A1 (ru) | 1987-03-09 | 1987-03-09 | Арифметическое устройство с переменной длиной операндов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1413624A1 true SU1413624A1 (ru) | 1988-07-30 |
Family
ID=21289902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874207677A SU1413624A1 (ru) | 1987-03-09 | 1987-03-09 | Арифметическое устройство с переменной длиной операндов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1413624A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7844654B2 (en) * | 2004-11-12 | 2010-11-30 | Seiko Epson Corporation | Arithmetic unit of arbitrary precision, operation method for processing data of arbitrary precision and electronic equipment |
-
1987
- 1987-03-09 SU SU874207677A patent/SU1413624A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент US 3751650, кл. 235-178, опублик. 1973. Авторское свидетельство СССР # 1160396, кл. G 06 F 7/38, 1984. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7844654B2 (en) * | 2004-11-12 | 2010-11-30 | Seiko Epson Corporation | Arithmetic unit of arbitrary precision, operation method for processing data of arbitrary precision and electronic equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4785421A (en) | Normalizing circuit | |
US3984670A (en) | Expandable digital arithmetic logic register stack | |
US4110832A (en) | Carry save adder | |
Gold et al. | The FDP, a fast programmable signal processor | |
SU1413624A1 (ru) | Арифметическое устройство с переменной длиной операндов | |
JPH0542697B2 (ru) | ||
GB991734A (en) | Improvements in digital calculating devices | |
US4041296A (en) | High-speed digital multiply-by-device | |
SU842796A1 (ru) | Устройство дл вычислени дробнойРАциОНАльНОй фуНКции | |
SU451079A1 (ru) | Множительное устройство последовательного действи | |
SU1444760A1 (ru) | Устройство дл возведени в квадрат последовательного р да чисел | |
SU1501052A1 (ru) | Устройство дл вычислени функции Х= @ А @ +В @ | |
SU662942A1 (ru) | Арифметическое устройство с условными суммами и контролем | |
SU1262550A2 (ru) | Устройство дл сжати данных при обмене между электронными вычислительными машинами | |
SU1425656A1 (ru) | Арифметическое устройство | |
SU1667055A1 (ru) | Устройство дл умножени чисел по модулю | |
SU1273918A1 (ru) | Устройство дл сложени - вычитани | |
SU435523A1 (ru) | Устройство вычитания | |
SU436351A1 (ru) | Множительное устройство | |
SU877529A1 (ru) | Устройство дл вычислени квадратного корн | |
SU1242942A1 (ru) | Устройство дл нормализации чисел в модул рном коде | |
SU1124286A1 (ru) | Устройство дл умножени в избыточной системе счислени | |
SU1275439A1 (ru) | Устройство дл нормализации числа в интервально-модул рном коде | |
SU1686438A1 (ru) | Цифровой функциональный преобразователь | |
SU1411742A1 (ru) | Устройство дл сложени и вычитани чисел с плавающей зап той |