SU1125618A2 - Устройство дл вычислени квадратного корн - Google Patents

Устройство дл вычислени квадратного корн Download PDF

Info

Publication number
SU1125618A2
SU1125618A2 SU833579488A SU3579488A SU1125618A2 SU 1125618 A2 SU1125618 A2 SU 1125618A2 SU 833579488 A SU833579488 A SU 833579488A SU 3579488 A SU3579488 A SU 3579488A SU 1125618 A2 SU1125618 A2 SU 1125618A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
counter
inputs
elements
Prior art date
Application number
SU833579488A
Other languages
English (en)
Inventor
Роальд Валентинович Коробков
Виктор Евдокимович Золотовский
Original Assignee
Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский радиотехнический институт им.В.Д.Калмыкова filed Critical Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority to SU833579488A priority Critical patent/SU1125618A2/ru
Application granted granted Critical
Publication of SU1125618A2 publication Critical patent/SU1125618A2/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КВАДРАТНОГО КОРНЯ по ав.св, № 849209, отличающеес  тем, что, с целью повышени  его точности, в него введены третий и четвертый счетчики, блок суммировани  и сдвига, мультиплексор , четыре «элемента ИЛИ, третий, четвертый и п тый элементы И, причем выход первого элемента И соединен с первым входом первого элемента ИЛИ, выход которого соединен с вь1читающим входом третьего счет.чика и первым входом второго элемента ИЛИ, выход которого соединен с входом мпадшего разр да блока суммировани  и сдвига, остальные разр дные входы которого соединены соответственно с инверсными выходами третьего счетчика, выходы накапливающего сумматора, начина  с 8-го разр да по ( +1)-й (где in разр дность результата), соединены соответственно с информационными входами мультиплексора, управл ющие входы которого соединены соответственно с разр дными выходами четверто. го счетчика, счетный вход которого соединен с.входом сдвига блока суммировани  и сдвига, и третьего счетчика и выходом третьего элемента ИЛИ, первый вход которого соединен с выходом второго элемента И, выход мультиплексора соединен с первым входом третьего элемента И и инверсным вхо- дом четвертого элемента И первый вход которо.го соединен с инверсным входом третьего элемента И и выходом знакового разр да блока сум{Офовани  g и сдвига, вторые входы третьего и четвертого и первый вход п того элементов И соединены с управл ющим входом устройства, выходы третьего и четвертого элементов И соединены со- ответственно с первым и вторым входа Q ми четвертого элемента ИЛИ и вторыми входами соответственно первого и третьего элементов ИЛИ, йнверсюлй выход четвертого элемента ИЛИ соедию нен с вторым входе п того элеменел та И, выход которого соединен с сум& мирукицим входом третьего счетчика и вторым входом второго элемента ИЛИ, вход установки числа блока суммировани  и сдвига соединен с входом начальной установки устройства.

Description

1 . 11 Изобретение относитс  к вычислительной технике и может быть использовано в вычислительных устройствах, в частности в цифровых интегрирующих машинах. По основному авт.св. № 849209 известно устройство, содержащее два счетчика, три элемен ;а И, делитель частоты, коммутатор и блок вычислени  приращений, причем вход устройства подключен к первому входу коммутатора и входу делител  частоты, выход которого соединен с вторым входом коммутатора, первый выход которого соединен с входом первого счетчика , вход сброса которого соединен с выходом первого элемента И и входом второго счётчика, выход которого соединен с управл ющим входом коммутатора , второй выход которого соединен с первым входом второго элемента И, выход которого  вл етс  выходом устройства , а второй вход соединен с выходом блока вычислени  приращений, входы которого с первого по четырнадцатый соединены с разр дными и инверсными выходами первого счетчи ка, начина  с инверсного выхода первого разр да, седьмой и восьмой разр дные выходы которого соединены с первым и вторым входами первого элемента И соответственно, позвол ющее .вычисл ть квадратный корень с помощью формировани  приращений искомой величины . Формирование приращений производитс  специальной комбинационной схемой. Дл  упрощени  устройства и повышени  точности диапазона возможных значений переменной она разбиваетс  на И зон. Причем комбинационна  схема формировани  приращений во всех зонах остаетс  одной и той же, мен етс  только вес приращений П. Недостатком известного устройства  вл етс  низка  точность дп  больших значений аргументов. При устройство работает только в первой зоне и погрешность вычислени  квадратного корн  оказываетс  не меньшей чем дл  к 1/16 устройство может работать не более чем в двух зонах и погрешность вычислени  квадратного корн  оказываетс  не меньшей чем 2 и т.д Целью изобретени   вл етс  повыше ние точности устройства. , Поставленна  цель достигаетс  тем что в устройство дл  вычислени  квад ратного корн  введены третий и чет82 вертьш счетчики, блок суммировани  и сдвига, мультиплексор, четьфе элемента ИЛИ, третий, четвертый и п тый элементы И, причем выход первого элемента И соединен с первым входом первого элемента ИЛИ, выход которого соединен,с вычитающим входом третьего счетчика и первым входом второго элемента ИЛИ, выход которого соединен с входом младшего разр да блока суммировани  и сдвига, остальные разр дные входы которого соединены соответственно с инверсными выходами третьего счетчика, выходы накапливающего, сумматора, начина  с 8-го разр да . по (h+1)-й (где И - разр дность результата ), соединены соответственно с информационными входами мультиплексора , управл ющие входы которого соединены соответственно с разр дными выходами четвертого счетчика, счетный вход которого соединен с входом сдвига блока суммировани  и сдвига, и третьего счетчика и выходом третьего элемента ИЛИ, -первый вход которогосоединен с выходом второго элемента И. выход мультиплексора соединен с первым входом третьего элемента И и инверсным входом четвертого элемента И, первый вход которого соединен с инверсным входом третьего элемента И и выходом знакового разр да блока суммировани  и сдвига, вторые входы третьего и четвертого и первый вход п того элементов И соединены с управл ющим входом устройства, выходы третьего и четвертого элементов И соединены соответственно с первым и вторым входами четвертого элемента ИЛИ .и вторыми входами соответственно первого и третьего элементов ИЛИ, инверсный выход четвертого элемента ИЛИ соединен с вторым входом п того элемента И, выход которого соединей с суммирующим входом третьего счетчика и вторым входом второго элемента ИЛИ, вход установки числа блока суммировани  и сдвига соединен с входом начальной установки устройства. На чертеже представлена структурна  схема устройства дл  вычислени  квадратного корн . Устройство содержит информационный вход 1 устройства, делитель 2 частоты , первый счетчик 3, коммутатор 4, второй счетчик 5, первый элемент И 6, блок 7 вычислени  приращений,-второй элемент И 8, первый элемент ИЛИ 9, третий сче-т-чик 10, второй элемент ИЛ 11, третий элемент ИЛИ 12, блок 13 суммировани  и сдвига, четвертый счетчик 14, мультиплексор 15, третий элемент И 16, четвертый элемент И 17 четвертый элемент ИЛИ 18, п тый элемент И 19, вход 20 начальной установ ки устройства, управл ющий вход устройства 21, БЛОК 13 суммировани  и сдвига выполнен как накапливающий сумматор, в котором в качестве.регистра хранени  используетс  регистр сдвига. Устройство работает следующим образом . Первые 16 старших разр дов началь ного значени  (1-х) занос тс  в блок суммировани  и сдвига. Затем аргу мент к в единичном коде поступает на вход 1, где преобразуетс  в поток единичных приращений . Этот поток через элемент ИЛИ 9 поступает на вычитающий вход счетчика 10, где формируетс  величийа У(,- -J7, , 1, ... В первой зоне приращени  & -fx имеет вес 2 , поэтому длина слова величины yj, в первой зоне равна восьми раз р дам. Отсюда, так как дробна  часть величины У имеет восемь разр дов, остальные следует считать целыми, т,.е. зап та  фиксируетс  перед дев тым разр дом. Поэтому дл  занесени  необходимо дев тый разр д счетчика перевести в единичное состо ние Эта операци  выполн етс  при сбросе устройства в исходное состо ние. При поступлении казкдого й-мпульса с выхода элемента И 6 содержимое счетчика 10 уменьшаетс  на 1 и проис ходит вьщача инверсии полученного значени  на блок суммировани  и сдви га. Это дополнительный код предьщуще го значени  счетчика 10. Выходы счет чика 10 соединены с входами блока 13 суммировани  и сдвига со сдвигом на один разр д в сторону.старших разр дов . В освобождающийс  разр д поступает само приращение с выхода элемента ИЛИ 11. На блоке 13 суммировани  и сдвига реализуетс  выражение УК-И У)с+2у ллГх-( unjx )2, k 0,1, Ур (1-х). Разр дна  сетка блока 13 суммировани  и сдвига первоначально должна иметь длину 17 разр дов. Это вытекает из следующего. Вес младшего разр да равен (ft-lx). а так как ()2 , то (й.лГх). Поэтому слово у в сумматоре должно содержать 16 дробных разр дови один знаковый. Операци  повтор етс  каждый раз, когда происходит приращение (fr). При переходе из одной зоны в другую вес приращени  (ft-fx) измен етс , он уменьшаетс  вдвое. Это уменьшение следует учесть. Дл  этого сдвигают содержимое счетчика 10 на один разр д в cTopoky старших разр дов, тем самым вес младшего разр да уменьшаетс  в два раза. С другой стороны, (л-/х) при изменении веса Чх в два раза измен етс  вес в четыре раза, поэтому содержимое блока cy   иpoвaни  .и сдвига необходимо сдвинуть на два разр да. При зтсм следует иметь сетку блока 13 суммировани  и сдвига в два раза большей, чем счетчика 10, однако, .учитьша , что точность вычислени  квадратного корн  при переходе из одной зоны в другук увеличиваетс , поэтому старшие разр ды иев зки равны нулю и ихпотер  при сдвиге не вли ет на вычислени . Сигнал перехода из зоны в зону, кроме того, наращивает содержимое счетчИка 14. Необходимость этого по сн етс  ниже. Затем поступившие с выхода элемент а И 6 при ращени  обрабатываютс  аиалогично. После этого если обработаны все единичные приращени  х и заданна  точность не достигнута,по сигналуw,ndступившему на входы элементов И 16,17 и 19 из вне, начинаетс  гфоцесс коррекции. Коррекци  осуществл етс  следующим, образом. В зависимости от состо ни  счетчика 10 на элементы И 16 и 17 поступает информаци  из одного из старших разр дов блока .13 суммировани  и . сдвига. Соответствие между состо нием счетчика 14 и номером разр да, подк.лючаемогок элементами 16 и 17,показано в. таблице.Таблица построена дл  И 16. Номер разр да Состо ние счетчика Продолжение таблицы Номер разр да Состо ние счетчика Предположим что обработано у зон тогдг .счетчик 14 находитс  в состо НИИ (j-1) и номер разр да,подключаемого к элементам И 16 и 17,1 j+8.. При этом анализируетс  информаци  (8-j)-ro разр да. Действительно,при переходе из первой зоны во вторую счетчик 14 переходит в первое состо  нне. Информаци  снимаетс  из 9-го разр да, но при этом содержимое блока суммировани  и сдвига сдвигаетс  на два разр да в сторону старших разр дов и в 9-ом разр де оказываетс  информаци  7-го разр да. При переходе в третью зону счетчик 14 пере ходит во второе состо ние. Анализиру етс  10-й разр д с учетом  вух. сдвигов , так оказываетс  6-й разр д разности и т.д. до N здны. При сдвиге содержимого блока суммировани  и сдвига освобсждакидиес  два младших разр да блока Суммировани  и сдвига заполн ютс  младшими разр дами нев з ки, хранимыми вне устройства. Поступивший на элемент И 16 и 17 разр д анализируетс , и в зависимости от его содержимого и содержимого знакового разр да формируетс  либо сигнал Z (положительиое приращение либо сигнал Z (сигнал сдвига), либо сигнал Z (отрицательное приращение) Эти сигналы в фабатывак7гс  в соответ ствии с уравнени ми . 2V/S«T,, где V - разрешающий сигнал} х.- значение знакового разр да; х - значение анализируемого раз о д%, z.V4x,x, ,2:«w(P7F). При получении сигнала Z устройство вьтолн ет действи  аналогичные действи м, выполн емым при поступлении приращений с выхода элемента И 6. Сигнал вырабатываетс  до тех пор, пока значение анализируемого разр да не станет равным нулю. Тогда вырабатываетс  сигнал 2 и устройство выполн ет действи , аналогичные действи м, вьтолн емым при переходе из зоны в зону. Эта операци  выполн етс  до тех пор, пока не изменитс  содержание анализируемого разр да. При этом может сформироватьс  сигнал Z . Это приращение поступает на суммирующий вход счетчика 10 и вход элемента ИЛИ 11. При этом сначала происходит выдача содержимого счетчика 10 на блок суммировани  и сдвига, где происходит суммирование и запоминание результата и лишь после окончани  сложени  и запоминани , содержимое счетчика 10. увеличиваетс  Эта операци  повтор етс  до техпор , пока содержимое анализируемого разр да не станет равным нулю. Далее вырабатываетс  сигнал сдвига, и так далее пока не будет достигнута требуема  точность. В этом случае сигнал W на входе устройства становитс  равным нулю и прекращаетс  выработка сигналов. В счетчике 10 фиксируетс  результат. Выход счетчика 10 есть выход устройства. Рассмотрим работу устройства .на примере вычислени  корн  квадратного величины ,О156819. Точное значение корн  ,1252273. Начальное значение нев зки ( 1-х(0,9843181 ),Q (0,767761053)g. В блоке 13 суммировани  и сдвига занос тс  16 старших разр дов ,9843139),д (0,767760)g. Так как 0,015625 х fe 0,0625, то устройство работает в трех зонах. Число приращений вычисл ют по формуе ,-Nгде - лева  граница первой зо11ы (х,). Тогда N (1-x). В первую зону поступит 192 приращени  дх весом 2 , во вторую зону г 192
приращений ix весом 2° и в третью зону - 191 приращение л X весом . В каждой зоне вырабатываетс  по 128 приращений A-fU соответственно с
весами , 2 , 2. Таким образом, в счетчике 10 имеем У Г-128 В сумматоре имеем ,
Сдвиг производитс  до тех пор, пока в анализируемом разр де не по витс  1. 25 Эта операци  повтор етс  в даниом случае п ть раз. Счётчик 10 находитс  в состо нии 7, поэтому анализиру-г еус  15-й разр д. После п ти сдвиго в этом разр де стоит 1, знако вый раз- Q р д положителен, позтому вырабатываетс . пол,ожитепь ное приращение с весом 2б11 О где - номер зоны (опре-; дел етс  по числу сдвигов). В нашем случае сдвигов было 7 (два сдвига при переходе из первой эоиы во вторую, из второй в третью и п ть сдвигов за счет/ сигнала со ; схемывыработки приращени ), поэтом г устройство нахр; итс  з восьмой зоне следовательно, вес приращени  2. Таких приращений вырабатываетс  еще 7. Окончательно получаем - 128 2-128 ,1252135 Ошибка 2. 0,0000138 2

Claims (1)

  1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КВАДРАТНОГО КОРНЯ по ав.св. № 849209, отличающееся тем, что, с целью повышения его точности, в него введены третий и четвертый счетчики, блок суммирования и сдвига, мультиплексор , четыре'элемента ИЛИ, третий, четвертый и пятый элементы И, причем выход первого элемента И соединен с первым входом первого элемента ИЛИ, выход которого соединен с вычитающим входом третьего счетчика и первым' входом второго элемента ИЛИ, выход которого соединен с входом младшего разряда блока суммирования и сдвига, остальные разрядные входы которого соединены соответственно с инверсными выходами третьего счетчика, выходы накапливающего сумматора, начиная с 8-го разряда по ( +1)-й (где 11 разрядность результата), соединены соответственно с информационными входами мультиплексора, управляющие входы которого соединены соответственно с разрядными выходами четверто, го счетчика, счетный вход которого соединен с входом сдвига блока суммирования и сдвига, и третьего счетчика и выходом третьего элемента ИЛИ, первый вход которого соединен с выходом второго элемента И, выход мультиплексора соединен с первым входом третьего элемента И и инверсным входом четвертого элемента И, первый входкоторого соединен с инверсным входом третьего элемента И и выходом знакового разряда блока суммирования и сдвига, вторые входы третьего и четвертого и первый вход пятого элементов И соединены с управляющим входом устройства, выходы третьего и четвертого элементов И соединены соответственно с первым и вторым входа ми четвертого элемента ИЛИ и вторыми входами соответственно первого и третьего элементов ИЛИ, инверсный выход четвертого элемента ИЛИ соединен с вторым входе»» пятого элемента И, выход которого соединен с суммирующим входом третьего счетчика и вторым входом второго элемента ИЛИ, : вход установки числа блока суммирования и сдвига соединен с входом начальной установки устройства.
    819δΖΠ,,η nS'*”
    1 - 11256
SU833579488A 1983-04-15 1983-04-15 Устройство дл вычислени квадратного корн SU1125618A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833579488A SU1125618A2 (ru) 1983-04-15 1983-04-15 Устройство дл вычислени квадратного корн

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833579488A SU1125618A2 (ru) 1983-04-15 1983-04-15 Устройство дл вычислени квадратного корн

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU849209A Addition SU172353A1 (ru) Устройство фазового пуска приемника информации

Publications (1)

Publication Number Publication Date
SU1125618A2 true SU1125618A2 (ru) 1984-11-23

Family

ID=21059159

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833579488A SU1125618A2 (ru) 1983-04-15 1983-04-15 Устройство дл вычислени квадратного корн

Country Status (1)

Country Link
SU (1) SU1125618A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 849209, кл. G 06 F 7/552, 19.80. *

Similar Documents

Publication Publication Date Title
KR930001296B1 (ko) 보간용 시간이산 필터장치
US3548328A (en) Digital fm discriminator
SU1125618A2 (ru) Устройство дл вычислени квадратного корн
SU1335994A1 (ru) Интегратор с воспроизведением вариаций интеграла
JPS6328368B2 (ru)
SU518777A1 (ru) Устройство дл вычислени среднеквадратического отклонени
SU894720A1 (ru) Устройство дл вычислени функций
RU2097828C1 (ru) Программируемый цифровой фильтр
RU2057364C1 (ru) Программируемый цифровой фильтр
SU746431A1 (ru) Линейно-круговой интерпол тор
SU1683013A1 (ru) Устройство дл делени чисел
SU928353A1 (ru) Цифровой умножитель частоты
SU801254A1 (ru) Делитель частоты с переменнымКОэффициЕНТОМ дЕлЕНи
SU881764A1 (ru) Цифровой функциональный преобразователь
SU1583939A1 (ru) Устройство дл умножени полиномов
SU1396280A2 (ru) Преобразователь двоичного кода в двоично-дес тичный код угловых единиц
SU781809A1 (ru) Множительное устройство
SU686034A1 (ru) Многоканальное цифровое сглаживающее устройство
SU1691926A1 (ru) Цифровой синтезатор частот
SU748880A1 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
SU720427A1 (ru) Цифровой интегратор
SU1748085A1 (ru) Цифровой след щий фазометр
SU813703A1 (ru) Цифровой полосовой фильтр
SU404085A1 (ru) УСТРОЙСТВО дл УМНОЖЕНИЯ ЧАСТОТЫ СИГНАЛОВ
SU1247773A1 (ru) Устройство дл измерени частоты