SU894720A1 - Устройство дл вычислени функций - Google Patents

Description

(5) УСТРОЙСТВО дл  ВЫЧИСЛЕНИЯ ФУНКЦИЙ

1

Изобретение относитс  к вычислительным машинам, предназначено дл  вычислени  функций одного аргумента И может быть использовано в специализированной вычислительной аппаратуре и измерительных устройствах.

Известно устройство дл  вычислени  функций, содержащее делитель, коммутатор, дешифратор, реверсивный счетчик, два элемента И и триггер, входы которого соединены с выходами элементов И, входы которых соединены с выходами дешифратора и входами коммутатора, выходы которого соединены с управл ющими входами делител , вход и выход которого соединены соответственно со входом устройства И счетным входом реверсивного счетчика , управл ющие входы и выходы которого соединены соответственно с выходами триггера и входами дешифра .тора 1 .

Недостатки данного устройства относительно низкое быстродействие

И ограниченные функциональные возможности . Это св зано с длительностью получени  одного значени  функции ,так как требует накоплени  серий импуль-сов, определ емых кодом задаваемым коммутатором.

Наиболее близким к предлагаемому по технической сущности  вл етс  устройство содержащее посто нные запоминающие узлы, управл ющие входы

10 которых соединены с узлом управлени , а также арифметический узел.И

Недостатки известного устройства дл  вычислени  функций - относитель15 но большое количество оборудовани , ограниченные функциональные возможности и унификаци , что св зано с .тем, что этим устройством вычисл етс  только значение одной функции

Claims (2)

1. 20 и процесс получени  этой функции состоит в выполнении относительно большого количества операций, а это ограничивает возможности применени  устройства в аппаратуре с повышенными требовани ми к быстродействию. Цель изобретени  - упрощение устройства при одновременном расширении функциональных возможностей и унификации. Поставленна  цель достигаетс  тем, что в устройство дл  вычислени  функций, содержащее сумматор, блок управлени  и группу блоков пам ти, синхронизирующие входы которых соединены с первым выходом блока управлени , введены вычитающий счетчик , коммутатор, умножитель и вычитатель , причем выходы старших разр ,дов вычитающего счетчика через коммутатор подключены к инфор иационным входам блоков пам ти груг1пы, управл  -JQЩиe Jxoдb которых соединены со вхо дами задани  функции устройства и управл ющими входами коммутатора, выходы старших разр дов блоков пам ти группы соединены со входами вычитател ,управл ющий вход которого соединен со вторым выходом блока управлени , третий выход которого соединен со счетным входом младшего из группы старших разр дов вычитающего счетчика, выходы младших разр дов которого соединены с первой группой входов умножител , втора  группа входов которого соединена с, вь1ходами вычитател ,выходы умножител  соединены с первой группой входов сумм тора,втора  группа вxoдqjзкoтopoг под ключена к выходам блоков пам ти групп выходь сумматора  вл ютс  выходами устройства., Установочные входы вычитающего счетчика  вл ютс  входами аргумента устройства. При этом блок управлени  содержит генератор импульсов, счетчик, три элемента И и элемент ИЛИ, причем выход генератора импульсов соединен со счетным входом счетчика и первыми входами первого и второго элементов И, вторые входы которых соединены с инверсным и пр мым выходами пер вого разр да счетчика соответственно входы элемента ИЛИ соединены с пр мыми выходами разр дов счетчика и входами третьего элемента И, выход которого соединен со входом останова генератора импульсов и входом сброса счетчика, выходы первого и второго элементов И  вл ютс  первым и вторым выходами блока управлени , выход элемента ИЛИ  вл етс  третьим выходом блока управлени . 4 На фиг. 1 представлена блок-схема устройства; на фиг.2 - блок-схема блока управлени . Устройство содержит группу блоков I пам ти, блок 2 управлени , блок 3 арифметический, сумматор 4, счетчик 5 вычитающий, коммутатор б, вычитатель 7, умножитель 8, входы 9 и 10 и выходы 11 устройства. Блок 2 управлени  содержит генератор 12 импульсов, счетчик 13 элементы И 14 и 15, элемент ИЛИ 16 и элемент И 17В устройстве дл  вычислени  функций с целью повышени  быстродействи  сумматор 4Выполнен в виде комбинационного сумматора, а умножитель 8 в виде параллельного умножител . Устройство дл  вычислени  функций работает следующим образом. Аргумент вычисл емой функции подаетс  в виде двоичного кода на информационные входы 10 устройства. В соответствии с этим кодом производитс  выборка значени  функции из одного из блоков 1 пам ти соответствующего значению аргумента, определ емому старшими разр дами кода аргумента. Выбор той или иной функции производитс  заданием кода на управл ющие- входы 9, что обеспечивает подключение старших разр дов вычитающего счетчика 5 через коммутатор 6 к требуемому блоку 1 пам ти, в котором записаны соответствующие значени  функций. По сигналу от блока 2 управлени , значение функции из блока пам ти поступают в сумматор 4 и вычитатель 7. После этого блок 2 управлени  обеспечивает формирование импульса поступающего на вычитающий вход старших разр дов вычитающего счетчика 5, что обеспечивает уменьшение аргумента задаваемого старшими разр дами кода, записанного в вычитающий счетчик 5. При этом производитс  считывание из того же блока пам ти значени  функции, соответствующего значению аргумента, меньшему на ДХ, определ емому количеством младших разр дов. Полученное значение функции вычитаетс  из ранее записанного в выч татель 7, на выходах которого формируетс  разность значений функций Л Ух, котора  поступает на вторые входы умножител  8, на первые входы которого 5  одан код младших разр дов аргумента АХ;,-. Так  вл етс  кон ,, равной 2 , где К - число стантой, младших разр дов вычитающего счетчи A/I AYi величина получаетс  и величины сдвигом информац на посто нное число разр дов К. Пол Л Х -ДУ-i манное значение поправки суммируетс  со значением функции Уи обеспечивает получение на вых 11 значени  вычисл емой функции &Xi ДУ У. У. Таким образом, использованиепосто нных запоминающих устройств относительно невысокой разр дности обеспечивает построение экономичного по оборудованию устройства, причем количество функций определ етс  коли чеством 0ЛОКОВ пам ти, в то врем  как остальна  часть устройства не мен етс  при переходе от одной функции к другой, что обеспечивает высокую унификацию оборудовани . Кроме того, предлагаемое устройство обеспечивает получение произведени  значени  функции на некоторый коэффициент , а также значени  суммы функции и некотой гр числа. В первом и во втором случа х аргумен функции записываетс  в группу старших разр дов вычитающего счетчика 5 в группу младших разр дов которого записываетс  задаваемый коэффициент или число. В первом случае блок 2 управлени  подает на управл ющий вход вычитател  7 сигнал, обеспечивающий -пропускание функции с выхода блока 1 пам ти непосредственно на вы ходы вычитател  7. При этом на выход умножител  формируетс  код числа тУ гдеm-заданный коэффициент, а У значение функции. На выходах 10 при этом формируетс  значение У+тУ. Во втором случае блок управлени  формирует сигнал, обеспечивающий формирование на выходе вычитател  7 кода, соответствующего единице. В этом случае код числа т, записанный в младшие разр ды регистра вычитающего счетчика 5, передаетс  на выходы умножител  8 и на выходах формируетс  код, соответствующий m+Y. 20 Формула изобретени  1. Устройство дл  вычислени  функций , содержащее сумматор, блок управлени  и группу блоков пам ти, синхронизирующие входы которых соединены с первым выходом блока управлени , отличающеес  тем, что, с целью упрощени  устройства, оно содержит вычитающий счетчик, коммутатор , умножитель и вычитатель, причем выходы старших разр дов вычитающего .счетчика через коммутатор ц подключены к информационным входам блоков пам ти группы, управл ющие входы которых соединены со входами задани  функции устройства и управл ющими входами коммутатора, выходы старших разр дов блоков пам ти группы соединены со входами вычитател , управл ющий вход которого соединен со вторым выходом блока управлени , третий выхор которого соединен со счетным входом младшего из группы старших разр дов вычитающего счетчика, выходы младших разр дов которого соединены с первой группой входов умножител , втора  группа входов которого соединена с выходами вычитател , выходы умножител  соединены с первой группой входов сумматора, втора  группа входов которого подключена к выходам блоков пам ти группы, выходы сумматора  вл ютс  выходами устройства, установочные входы вычитающего счетчика  вл ютс  входами аргумента устройства.
2. 2. Устройство по п.1, о т ли ающеес  тем, что блок управени  содержит генератор импульсов, четчик, три элемента И и элемент ЛИ, причем выход генератора импульов соединен со счетчным входом четчика и первыми входами первого второго элементов И, вторые входы оторых соединены с инверсным и пр ым выходами первого разр да счетчика оответственно, входы элемента ИЛИ оединены с пр мыми выходами разр дов четчика и входами третьего элемена И, выход которого соединен со ходом останова генератора импульов и входом сброса счетчика, выходы ервого и второго элементов И  вл тс  первым и вторым выходами блока правлени , выход элемента ИЛИ  вл тс  третьим выходом блока управлеи .

   789 7208

   Источники информации,2. Бойков В.Д. , Смолов В.в. Апприн тые во внимание при экспертизе паратурна  реализаци  элементарных

   К- Авторское свидетельство СССР го университета, 1975 с 77 № 302716, кл. G 06 F 7/38, 25.12.69. 5 рис.25 б (прототип).

   функций ЦВМ. Л., Изд-во Ленинградско