SU849229A1 - Устройство дл вычислени средне-КВАдРАТичЕСКОгО зНАчЕНи - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СРЕДНЕКВАДРАТИЧЕСКОГО

ЗНАЧЕНИЯ

Изобретение относитс  к вычислительной технике и может быть использовано дл  оценки параметров случайных величин.

Известно устройство дл  определени  среднеквадратического значени , содержащее п нуль-органов, выход каждого их которых через соответствующий дешифратор подключен к входу элемента ИЛИ, блок управлени , первый выход которого соединен с управл ющими входами дешифраторов, линейный и квадратичный интеграторы, входы которых подключены к выходу цифрового генератора, причем управл ющие входы интеграторов соединены с вторым выходом блока управлени , первый выход линейного интегратора соединен с входами п нуль-органов, а вторые выходы линейного и квадратичного интеграторов подключены к. соответствующим входам блока пам ти, выход элемента ИЛИ подключен к одному из входов блока управлени ,другой вход блока управлени  соединен с выходом п-го дешифратора и первым управл ющим входом блока пам ти- 1.

Однако устройство характеризуетс  невысокой точностью и надежностью , обусловленными применением аналоговых блоков.

Наиболее близким к изобретению по технической сущности  вл етс  устройство дл  вычислени  среднеквадратического значени  , содержащее цифровой генератор, выход которого подключен, к первому входу линейного интегратора, выход которого соеди10 нен с первым входом блока пам ти, второй вход которого объединен с первым входом нуль-органа и подключен к выходу интегрирующего квадратора , первый вход которого подклю15 чен к первому выходу блока управлени , второй выход блока управлени  соединен с вторым входом линейного интегратора, переключатель , п ин- формационных входов которого  вл ют20 с  входами устройства, второй вход нуль-органа соединен с первым выходом блока пам ти,второй выход которого  вл етс  выходом устройства,Недостатками известного устройст25 ва . вл ютс  невысокое быстродействие и сложность.

Цель изобретени  - упрощение устройства иповышение быстродействи .

Поставленна  цель достигаетс 

30 тем, что в устройство введен блок

переполнени , при этом вьоход линейно го интегратора подключен к (п+1)-му информационному входу переключател  и входу блока переполнени , выход которого соединен с первым входом блока управлени , второй вход которого соединен с выходом нуль-органа, третий выход блока управлени  подключен к соответствующим управл ющим входам переключател , выход которого соединен с вторым входом интегрирующего квадратора, четвертый выход блок управлени  подключен к третьему входу блока пам ти.

Кроме того, блок управлени  содержит два триггера, два элемента И, два делител  частоты, дешифратор, два счетчика, два элемента ИЛИ, два элемента 2И-ИЛИ, фазовращатель, четыре мультивибратора, при этом вход первого мультивибратора объединен с первыми входами первого элемента ИЛИ, первого и второго счетчиков , первого и второго элементов 2И-ИЛИ и фазовращател  и подключен к единичному выходу первого триггера , выходы первого И второго мультивибраторов , первого и второго элементов И объединены и  вл ютс  первым выходом блока управлени , единичный выход первого триггера  вл етс  вторым выходом блока управлени  нулевой выход первого триггера соединен с вторыми входами первого и второго элементов 2И-ИЛИ, выход первого элемента 2И-ИЛИ, через второй мультивибратор подключен к второму входу второго счетчика и единичному дходу второго триггера, нулевой вход которого соединен с выходом второго элемента 2И-ИЛИ, третий вход которого подключен к выходу первого счетчика, второй вход которого соединен с выходом первого элемента И, четвертый вход второго элемента 2ИИЛИ подключен- к выходу второго элемента И, первый вход которого объединен с первым входом первого элемента И и соединен с выходом второго триггера, второй вход первого элемента И подключен к первому выходу фазовращател , второй выход которого соединен с вторым входом второго элемента И, третий вход которого подключён к выходу первого элемента .ИЛИ, второй вход фазовращател  объединен с входами первого и второго делителей частоты и соединен с выходом третьего мультивибратора, выходы первого и второго делителей частоты подключены соответственно к третьему и четвертому входам первого элемента 2И-ИЛИ, йУхода второго счетчика соединены с cooTBexftTByк дими входами дешифратора, выход которого  вл етс  третьим выходом блока управлени , выход старшего разр да второго счетчика подключен к входу четвертого мультивибратора.

выход которого соединен с входом установки в единицу первого триггера, вход установки ц ноль которого подключен к выходу второго элемента ИЛ входы которого  вл ютс  соответствено первым и вторым входами блока управлени , выход четвертого мультивибратора  вл етс  четвертым выхо .дом блока управлени .

На фиг.1 представлена блок-схема устройства; на фиг.2 - схема блока, .управлени .

Устройство содержит переключател 1, интегрирующий квадратор 2, блок 3 пам ти нуль-орган 4, линейный интегратор 5, цифровой генератор б, блок 7 управлени  и блок 8 переполнени .

Блок управлени  состоит из первого триггера 9, первого 10 и второго 11 элементов 2И-ИЛИ, второго триггера 12, первого мультивибратор 13, первого 14 и второго 15 делителей частоты, второго мультивибратора 16, второго элемента 17 И,первого элемента .18 И, второго счетчика Г9, дешифратора 20, четвертого мультивибратора 21, второго элемента 22 ИЛИ, фазовращател  23, третьего мультивибратора 24, первого элеме.нта 25 ИЛИ и первого счетчика 26.

Устройство работает следующим образом.

Коды входных чисел подаютс  на информационные входы переключател  а на управл ющие входы с соответствующих выходов блока 7 управлени  в течение каждого такта работы поочередно поступают сигналы, разрешающие прохождение входных чисел в интегрирующий квадратор 2, в котором осуществл етс  возведение числа в квадрат, суммирование результата возведени  в квадрат с числом, записанным в интегрирующем квадраторе 2 в предыдущем такте работы, и хранение полученной суммы до следующего такта. В результате поочередного возведени  в квадрат входных чисел в интегрирующем квадраторе 2 оказываетс  записанной сумма квадратов всех чисел.

Далее производитс  извлечение квадратного корн . Сначала по сигнала .м с блока 7 управлени  код, соответствующий сумме квадратов входных чисел, переписываетс  в регистр блока 3 пам ти, а интегрирующий квадратор 2 устанавливаетс  в нуль. Затем разрешающий сигнал с блока 7 подаетс  на линейный интегратор 5, например счетчик импульсов на вход которого поступают импульсы от цифрового генератора 6. Коды чисел , начина  от нул , с выхода линейного интегратора 5 подаютс  на (п+1)-й информационный вход переключател  1, и при подаче на (п+1)-й управл ющий вход переключател  сигналов с соответствующего выхода бло ка 7 эти числа поочередно проход т в интегрирующий квадратор 2. Использование интегрирующего квадратора позвол ет реализовать алгоритм возведени  в свадрат лицейно измен ющихс  величин хЧ2Х; + 1, где Х и Х - сбответ ственно предыдущее и последующее число, возводимое в квадрат. Благордд  этому существенно повышаетс  быстродействие устройства и упрощаетс  блок управлени . После возведени  в квадрат каж-. дого из чисел, поступающих от линейного интегратора 5, в нуль-орган 4 осуществл етс  сравнение- полученного квадрата числ с суммой квадра тов чисел, хран щейс  в блоке 3 пам ти , и при достижении равенства в нуль-органе 4 формируетс  сигнал окончани  операции извлечени  квадратного корн . По этому сигналу бло 7останавливает линейный интегратор 5,.переписывает содержимое последне го в регистр блока 3, предназначенн дл  хранени  вычисленного среднеквадратического значени , и устанавливает устройство в исходное состо ние. После этого на управл ющие входы переключател  1 снова поочередно подаютс  разрешающие сигналы с выхо дов блока 7 управлени  и процесс вы числений повтор етс . Дл  предотвращени  сбоев в работ устройства, т.е. дл  повышени  его надежности, выход линейного интегра торов подключен также к входу, блока 8переполнени . Если сумма квадрато чисел, хран ща с  в блоке 3 пам ти, оказываетс  больше квадрата максимального числа, записанного в линей ном . интеграторе 5, блок 8 формирует сигнал, поступающий на второй вход блока 7. Этот сигнал может быть использован , например, дл  изменени  масштаба входных чисел либо дл  индикации неправильных.вычислений. Блок управлени  в зависимости от состо ни  триггера 9 обеспечивает вычисление суммы квадратов или извлечение квадратного корн ,.В первом режиме единичный уровень инверсного выхода триггера 9 открывает схему выбора такта дл  прохождени  тактовых импульсов от делител  14 частоты. По приходу тактового импуль са ждущий мультивибратор16 формирует импульс, обеспечивающий запись числа, поступающего с первого входа переключател  1 в интегрирующий квадратор 2. По окончании импульса триггер 12 устанавливаетс  в единичное состо ние , разреша  проведение операции возведени  в квадрат (умножение числа на это же число.) . Умножение производитс  по одному из известных алгоритмов , например при сдвиге множи мого в сторону старших: разр дов, а множител  - в сторону младших. При наличии ед. чцы в младшем разр де множител  через схему 25 ИЛИ на элемент 17 И поступает уровень, разрешающий прохождение импульса фазовращател  23, обеспечивающего формирование первого частичного произведени  в блоке 2. По окончании импульса с первого выхода фазовращател  23 за счет разрешающего уровн  триггера 12 через элемент 18 И проходит импульс с второго выхода фазовращател  23. Элемент 17 И пропускает импульс фазовращател , если в младшем разр де сдвинутого множител  оказываетс  единица, в блоке 2 формируетс  второе.частичное произведение . Затем импульс, прошедший через . элемент 18 И, поступает в блок 2. по прохождении числа сдвиговых импульсов, соответствующих максимальной разр дности числа, счетчик 26 переполн етс  и сбрасывает.триггер 12 через элемент 11, открытый единичным уровнем инверсного выхода триггера 9 дл  импульса переполнени  счетчика 26./К,этому моменту в блоке 2 оказываетс  записанным квадрат первого числа. По следующему тактовому импульсу мультивибратора 16 счетчик 19 измен ет свое состо ние и подключает к входу интегрирующего квадратора 2 второй вход устройства. По приходу второго тактового импульса аналогичным образом производитс  возведение в квадрат второго числа, и в блоке 2 производитс  суммирование квадрата первого и второго чисел . После возведени  в квадрат п-го числа и суммировани  квадратов всех чисел ждущий мультивибратор 21 формирует импульс, осуществл ющий запись суммы квадратов в блок 3 пам ти и установку триггера 9 в единичное состо ние. По перепаду уровн  триггера 9 ждущий мультивибратор 13 Формирует импульс/ устанавливающий ноль блока 2, С установкой на пр мом выходе триггера 9,уровн  Ч на вход переноса накапливающего сумматора подаетс  единица, открываетс  вход линейного интегратора 5 дл  прохождени  сигналов с цифрового генератора 6 (частота проведени  операций определ етс  периодом импульсов делител  15 частоты, св занного с мультивибратором 24), измен етс  временное положение 1 мпульсов фазовращател  23. По приходу тактового импульса на в-ход ждущего мультивибратора 16 происходит запись содержимого линейного интегратора в-блок2. Так как на входе элемента 17 И посто нно присутствует уровень единицы от элемента 25 ИЛИ, элемент.17

И формирует импульс, осуществл ющий запись в блоке 2 суммы удвоенного числа. Этот же импульс сбрасывает, триггер 12, так как единичный уровень триггера 9 открывает э;1емент 11 дл  импульсов элемента 16 И и поддерживает ноль в сч етчике 26 К моменту действи  следующего тактового импульса число линейного интегратора 5 измен етс  на единицу младшего разр да. По приходу тактового импульса от делител  15 частоты операции над числом производ тс  в той же последовательности.

Дл  предотвращени  переключени  логического переключател  1 на управл ющий вход счетчика 19 от триггера 9 подаетс  уровень, поддерживающий ноль на его выходах.

При равенстве числа в блоке 3 пам ти и интегрирующем квадраторе 2 нуль-орган формирует импульс, обеспечивающий перезапись содержимого линейного интегратора 5 в блок 3 и сброс триггера 9 в нулевое состо ние . Если сравнени  не происходит, при переполнении линейного интегратора 5 блок 8 переполнени  формирует иМпульс, сбрасывающий триггер 9. При переходе триггера 9 в противоположное состо ние ждущий мультивибратор 13 формирует импульс, устанав ливающий в ноль интегрирующий квадратор , и процесс определени  среднеквадратического повтор етс .

Изобретение позвол ет значительно упростить устройство.и повысить быстродействие.

Claims (2)

1. Устройство дл  вычислени  сре некваДратического значени , содержащее цифровой генератор, выход которого подключен к первому входу линейного интегратора, выход которого соединен с первым входом блока пам ти , второй вход которого объединен с первым входом нуль-органа и подключен к выходу интегрирующего квадратора, первый вход которого подключен к первому выходу блока управлени , второй выход блока уп равлени  соединен с вторым входом линейного интегратора, переключател п информационных входов которого  вл ютс  входами устройства, второй вход нуль-органа соединен с первым выходом блока пам ти, второй выход которого  вл етс  выходом устройства , о т л и ч а ю щ е е с   тем, что, с целью упрощени  устройства и повышё 1и  быстродействи , в него введен блок суммировани , при этом выход линейного-интегратора подключен к (п+1)-му информационному входу переключател  и входу блока суммировани , выход которого соединен

с первым входом блока управлени , второй вход которого соединен с выходом нуль-оргаца, третий выход блока управлени  подключен к соответствук дим управл ющим входам переключател , выход которого соединен с вторым входом интегрирующего квадратора , четвертый выход блока управлени  подключен к третьему входу блока пам ти.

2. Устройство по п.1, отличающеес  тем, что блок управ . лени   содержит два триггера, два., элемента И, дваделител  частоты, дешифратор, два счетчика, два элемента ИЛИ, два элемента 2И-ИЛИ, фазовращатель и четыре мультивибратора , при этом вход первого мультивибратора объединен с первыми входами первого элемента ИЛИ, первого и второго счетчиков, первого и второго элементов 2И-ИЛИ и фазовращател 

и подключен к единичному выходу первого триггера, выходы первого и второго мультивибраторов, первого и в торого элементов и объединены и  вл ютс  первым выходом блока, единичный выход первого триггера  вл етс  вторым выходом блока управле-. ни , нулевой выход первого триггера соединен с вторыми входами первого и второго элементов 2И-ИЛИ, выход первого элемента 2И-ИЛИ через второй мультивибратор подключен к второму входу второго счетчика и единичному входу второго триггера, нулевой вход которого соединен с выходом второго элемента 2И-ИЛИ, третий вход,которого подключен к выходу первого счетчика , второй вход которого соединен с выходом первого элемента И, четвертый вход второго элемента 2И-ИЛИ подключен к выходу второго элемента И, первый вход которого объединен с первым входом первого элемента И и соединен с выходом второго триггера , второй вход первого элемента И подключен к первому выходу фазовращател , второй выход которого соединен с вторым входом второго элемента И, третий вход которого подключен к выходу первого элемента ИЛИ, второй вход фазовращател  объединен с входами первого и второго делителей частоты и соединен с выходом третьего мультивибратора, выходы первого и второго делителей частоты подключены соответственно к третьему ;и четвертому входам,первого элемента 2И-ИЛИ, выходы второго счетчика соединены с соответствук цими входами дешифратора, выход которого  вл етс  третьим выходом блока, выход старшего разр да второго счетчика подключен к входу четвертого мультивибратора , выход которого соединен с входом установки в единицу первого триггера, вход установки в ноль которого подключен к выходу второго элемента ИЛИ, которого  вл етс  соответственно первым и вторым входами блока, выход четвертого мультивибратора  вл етс  четвертым выходом блока.

Источники информации, прин тые во внимание при экспертизе

свидетельство СССР 06 F 7/38, 1972.

свидетельство СССР 06 F 15/36, 1977

Ч