SU1347184A1 - Делитель частоты с дробным коэффициентом делени - Google Patents

Abstract

Изобретение может быть использовано в синтезаторах частот. Цель изобретени  - уменьшение побочных гармоник в выходном сигнале при измен ющейс  частоте входного сигнала. Делитель частоты содержит блоки 1 и 2 задани  кодов, триггер 4, сумматор 3, элемент И 5, элемент 6 задержки , счетчик 9 импульсов. Дл  достижени  цели в устройство введены умножитель 8 частоты, включающий генератор 12 импульсов, делитель 13 частоты , фазовый детектор 14 и актив- ный фильтр 15 нижних частот,а также элемент 10 сравнени  кодов. 1 ил. (Л со 4 -vl 00 1

Description

1,347184

Изобретение относитс  к импульсной технике и может быть использовано в синтезаторах частот,

Цель изобретени  - уменьшение побочных гармоник в выходном сигнале при измен ющейс  частоте входного сигнала.

На чертеже приведена электрическа  структурна  схема предлагаемого делител .

Делитель частоты с дробным коэффициентом делени  содержит первый 1 и второй 2 блоки задани  кодов, выходы которых соединены соответственно с первой и второй труппами входов сумматора 3, выход переноса которого соединен с входом запуска триггера 4, выход которого соединен с первым входом элемента И 5 и через элемент 6 задержки с входом второго блока 2 задани  кодов, входна  шина

7соединена с входом первого блока 1 задани  кодов и с входом умножител 

8частоты, выход которого соединен с вторым входом элемента И 5, выход последнего соединен со счетным входом счетчика 9 импульсов, вход предварительной установки записи которого соединен с выходом элемента 10 сравнени  Кодов, перва  группа входов которого соединена с первой группой входов сумматора 3, втора  группа входов - с выходами сумматора 3 и с информационными входами счетчика

9импульсов, выход которого соединен с выходной шиной 11 и входом сброса триггера 4. Блоки 1 и 2 задани  кодов могут быть выполнены в виде переключателей или регистров хранени . Умножитель 8 частоты может быть выполнен в виде генератора импульсов с кольцом фазовой автоподстройки частоты и содержать непосредственно управл емый генератор 12 импульсов, выход которого соединен с выходом умножител  8 частоты и через делител 13 частоты импульсов с первым входом фазового детектора 14, второй вход которого соединен с входом умножител  8 частоты, выход - через активный фильтр 15 нижних частот с входом управл емого генератора 12 импульсов , Коэ4)фициент умножени  такого умножител  частоты определ етс  коэффициентом делени  делител  13 частоты импульсов, который выбирает с  равньпу величине а.

Делитель частоты с дробным коэффициентом делени  работает следующим образом.

Перед началом работы в сумматоре 3 при помощи блока записьгааетс  число Ь, счетчик 9 и триггер 4 устанавливаютс  в нулевое состо ние,

8процессе работы импульсы входной 0 частоты ffl, с шины 7 поступают в

блок 1, Каждый такой импульс записывает в сумматор 3 число а на вычитание . Таким образом, показани  сумматора -3 последовательно принимают

5 значени  Ь-а, Ь-2а, Ь-За,,.., При поступлении I-го импульса имеет место соотношение dj .B этот момент срабатьшает элемент 10 и в счетчик 9 записываетс  разность ,

0 С поступлением (+1)-го импульса число b-(i+1)a, записанное в сумматоре .3, становитс  отрицательным. При этом на выходе переноса сумматора 3 по вл етс  импульс, который уста5 навливает триггер 4 в единичное состо ние . В результате выходной сигнал триггера 4, прошедший через элемент 6, при помощи блока 2 записывает в сумматор 3 число b на суммирование.

0 В результате показани  сумматора 3 станов тс  2b-(i+l)a, Одновременно с выхода триггера 4 на элемент 5 поступает разрешающий потенциал,

2g Число, записанное в счетчике 9, представл ет собой остаток от делени  Ь/а и определ ет тот промежуток времени, на который необходимо задержать выходной импульс сумматора

40 3 с целью обеспечени  Стабильности частоты следовани  выходных импульсов устройства. Так как выходна  частота умножител  8 в а. раз больше входной частоты, то эта задержка

45 осуществл етс  путем подачи выходных импульсов умножител  8 через элемент 5 на счетчный вход счетчика

9до его обнулени . При этом на его выходе по вл етс  импульс, поступаю50 Щий на шину 11. Последовательность . чисел, записьшаемых в счетчик 9 с выхода сумматора 3, определ ет те промежутки времени, на которые необходимо задерживать выходные им55 пульсы сумматора 3. В процессе работы устройства выходные импульсы счетчика 9 возвращают триггер 4 в исходное состо ние, закрыва  тем самым элемент 5.

3,3471

Таким образом, поступлению каж - дьпс Ь импульсов на эход сумматора 3 соответствует а выходных импульсов сумматора 3 и счетчика 9. Следова- ,с тельно, частота следовани  выходных импульсов счетчика 9 равна

BMlk

«

.§.

b

Claims (1)

1. Формула изобретени 

   Делитель частоты с дробньм коэффициентом делени , содержащий пер- вьй и второй блоки задани  кодов, выходы которых подключены соответ- ственно к первой и второй группам входов сумматора, выход переноса которого соединен с входом запуска триггера, элемент задержки, счетчик импульсов, элемент И и входную и выходную шины, отличающий- с   тем, что, с целью уменьшени 

   с

   0

   5 0

   84

   побочных гармоник в выходном сигнале, в него введены умножитель частоты и элемент сравнени  кодов, перва  группа входов которого соединена с первой группой вхЪдов сумматора, втора  группа входов - с выходами сумматора и с информационными входами счетчика импульсов, вькод - с входом предварительной установки счетчика импульсов, выход которого соединен с вькодной шиной и с входом сброса триггера, выход которого соединен через элемент задержки с входом -второго блока задани  кодов и непосредственно с первым входом элемента И, выход которого соединен со счетным входом счетчика импульсов, второй вход - с выходом умножител  частоты, вход которого соединен с йходом первого блока задани  кодов и с входной шиной.