SU849224A1 - Устройство дл вычислени спектрафуНКций уОлшА - Google Patents

Description

54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СПЕКТРА

1

Изобретение отиоситсн к цифровой вычислительнф те снике и может быть использовано-при построении специализированных процессоров дл  преобразований спекфальных характеристик в различньох базисных системах функций , , цифровых многоканальных систем св зи, систем автоматизированного синтеза сложных структурных злементов цифрой©й..техники методом спектральных отобр ажёний, аппаратуры распозн- вани  и имитации образов, а также при создании диагностической аппаратуры,дл  систем и устройств, работающих . в базисе функций Уолша. Известнф устройство дл  спектрального аналифа, содержащее три блока пам ти, ко1Ймутатор, блок задани  тригонометрических функций, операционный блок, выполненный в виде сумматоров и умножителей, блок инверсной перестановки и соответствующие св зи. Устройство реализует наиболее эффективный метод вычислений быстрое преобразование Фурье 1.

.Наиболее близким по технической сущности к изобретению  вл етс  устройство, содержащее блок определени  коррел ционной функции, три переключател , два блока пам ти. ФУНКЦИЙ УОЛША

блок умножени , регистр, цифроаналоговый преобразователь, интегратор, блок задани  констант и блок адресации , в совокупности адекватные по, функциональному назначению блоку определени  весового коэффициента, шифратор, блок сравнени , три счетчика , элемент И, ключевой элемент, адекватный по функциональному назна10 чению триггеру, делитель, сумматор, дешифратор, преобразователь кода, блок управлени  и соответствующие св зи. Устройство позвол ет вычис .лить спектры сигналов и процессов, в том числе и функций Уолша 2.

15

Недостатки известных устройств заключаютс  в низком быстродействии, а при решении р да задач - полной непригодности дл  спектрального анализа функций Уолша и образующих их функций.

Цель изобретени  - повышение быстродействи  и расширение функцирнальных возможностей за счет определени  спектра-функций Уолша и Радемахера только по их номерам, без генерации во времени этих функций.

Поставленна  цель достигаетс  тем, что в устройство, содержащее

30 счетчик, блок адресации, блок эадани  констант, блок умножени , сумматор , переключатель, блок сравнени  триггер, формирователь номера цикла, элемент И и блок управлени , первый выход которого- подключен к первому входу триггера, первый выход которого подключен к первому входу элемента И, выход которого подключен к первому входу блока управлени , а второй вход элемента И соединен с первым выходом формировател  номера цикла, вход которого подключен к выходу сумматора, а второй выход формировател  номера цикла  вл етс  первым выходом устройства и. соединен с первыми входами переключател  и блока сравнени , выход которого подключен к второму триггера, второй выход которого подключен к второму входу переключател , выход которого подключен к первому входу блока адресации, выход которого подключен к входу блока задани  констант , выход которого подключен к первому входу блока умножени , выход которого  вл етс  вторым выходом устройства , вход счетчика  вл етс  первым входом устройства, вход регистра  вл етс  вторым входом устройства, выход регистра соединен с вторь1М входом блока сравнени , введены группа элементов И, генератор кода Гре , регистр сдвига, циклический регистр сдвига и блок формировани  знака, выход которого подключен к второму входу блока умножени , а вход блока формировани  знака соединен с первым входом регистра сдвига и первым выходом генератора кода Гре , второй и- третий выходы которого подключены соответственно к первому и второму входам сумматора, а вход генератора кода Гре  соединен с выходом счетчика , второй вход блока адресации объединён с вторым входом блока управлени  и подключен к выходам группы элементов И, входы которых подключены к первому выходу регистра сдвига, второй выход которого подключен к третьему входу блока адресации четвертый вход которого соединен с выходом циклического регистра сдвига первый вход которого подключен к второму входу регистра сдвига и второму выходу блока управлени , а второй вход циклического регистра сдвига соединен с третьим выходом блока управлени ..

Кроме того, блок управлени  содержит четьаре элемента И, делитель частоты, генератор импульсов, регист сдвига и одновибратор., выходы которого соединены с первыми входами трех элементов И и -тактовым входом регистра сдвига, первый и второй выходы которого .соединены с вторыми входами соответственно первого и второго элементов И, выходы которы с  вл ютс  соответственно первым и третьим

выходами блока управлени , первый и второй входы четвертого элемента И  вл ютс  соответственно первым и вторым входами блока управлени , а выход четвертого элемента И соединен с вторым входом третьего элемента И, выход которого подключен к входу делител  частоты, выход которого  вл етс  вторым выходом блока управлени  а входы регистра сдвига и одновибратора объединены и  вл ютс  управл ющим входом устройства.

На фигЛ представлена структурна  схема устройства; на фиг.2 - структурна  схема блока управлени .

Устройство содержит счетчик 1, группу 2 элементов И, блок 3 адресации , блок 4 задани  констант, генератор 5 кода Гре , регистр б сдвига, блок 7 умножени , сумматор 8, циклический регистр-9 сдвига, переключатель 10, логический блок 11, регистр 12, блок 13 сравнени , триггер 14, преобразователь 15 кода элемент 16 И и блок 17 управлени .

Счетчик 1 предназначен дл  приема с первого входа устройства начального номера ,2,. .. ,N-1 функции Уолша, спектр которой необходимо вычислить, и наращивани  этого номера в естественном пор дке (вычисление спектра дл  тривиального случа  wal(0,x) в устройстве не предусмотрено).

Группа 2 элементов И предназначена дл  анализа на нуль состо ни  регистра б сдвига и формировани  тем самым признака функции синуса, косинуса .(логический уровень единицы ) или функции отсчетов (sin х)/х (логический уровень нул ).

Блок 3 адресации предназначен дл  формировани  адреса (в общем случаепризнака ) требуемой в процессе вычислений константы (значени  функции ) . На первый его вход подаетс  код , 2,. .. ,N-1 номера спектральной компоненты, адекватного номеру цикла работы-устройства. На второй вход подаетс  одноразр дный признак функции синуса, косинуса (логический уровень единицы) или функции отсчетов (логическк й уровень нул ) . На третий вход подаетс  одноразр дный признак функции синуса (логический уровень единицы) или косинуса (логический уровень нул ). На четвертый вход подаемс  код признака сомножител  Те/2 аргумента функций, где ie l, 2,..., ,j N} , причем кодировка осуществл етс  по принципу . 0..., 0...010-fK/4, 0...0100- ЙС/8 и т.д.

Блок 4 задани  констант предназначен дл  хранени  или формировани  (в зависимости от конструкции) значений функций sin(kTC/2 ) , cos (k1ir/2 ) , (81пЧ-Л (з1п kTC/s )/(kV2i )Sa(k .it/2) , ,2,.. .m, .N.

Генератор 5 кода Гре  предназначен дл  формировани  на первом ,выходе кода Гре  G(r) от числа г; на втором выходе-кода Гре  G(2s) от числа 2; на третьем выходе - G(2s-1) дл  г-четных, - дл  г- нечетных чисел.

На вход генератора 5 кода Гре  пЬдаетс  двоичный кЗД г б (l, 2,.. ,. ,N-1 номера функции Уолша. Конструктивно генератор может быть выполнен по любому из известных методов преобразовани  двоичного кода в код -Гре .

Блок 7 умножени  предназначен дл  выполнени  последовательного перемножени  операндов, поступающих на первый вход. Знак полученного произйедени  корректируетс  (присваиваетс ) в соответствиис сигналом на втором входе. Результат на выходе может сопровождатьс  одноразр дным признаком действительной кли мнимой величины.

Сумматор 8 предназначен дл  йыполнени  операции сложени  по модулю два операндов,. поступающих на первый и второй входы, т.е. G(2S)+G(2S-1) , и управлени  работой преобразовател  15 кода.

Циклический регистр.9 сдвига предназначен дл  задани  сомножител  iC/2 аргумента функций в соответстви с тактом работы устройства путем циклического сдвига единицы. На первый вход регистра подаетс  сигнал сдвига в сторону старших разр дов. По второму входу организована начальна  установка кода 0...01, а с выхода снимаетс  параллельный код состо ни .

Переключатель 10 обеспечивает передачу информации с первого входа на выход при разрешающем уровне напр жени  на втором входе (логический уровень единицы) и блокирует этот тракт при низком логическом уровне напр жени  на втором входе.

Блок 11 предназначен дл  формировани  знака и признака действительной или мнимой величины (в общем. случае двухразр дный код на выходе) путем анализа количества функций Радемахера , образующих данную функцию Уолша. Логическа  функци , выполн ема  блоком, зависит от интервала представлени  функции Уолша..

Регистр 12 предназначен дл  приема с второго входа устройства номера ke 1,2,.. . ,N-1 вычисл емой спектральной компоненты соответствующей функции Уолша.

Блок 13 сравнени  предназначен дл  формировани  сигнала совпадени  (логический уровень единицы) или несовпадени  (логический уровень нул ) кодов, поступающих на первый и второй его входы.

Триггер 14 предназначен дл  формировани  управл ющих сигналов дл  переключател  10 и элемента 16 И,

соответственно на втором и первом выходах. По первому входу триггер 14 устанавливаетс  в исходное нулевое состо ние (высокий логический уровень напр жени  на первом выходе), а второй вход  вл етс  установочным.

Формирователь 15 предназначен дл 

формировани  кода номера цикла ke{l,

2,...,N-1 работы устройства и имеет

особенности функционировани  и конструктивных решений.

0

Элемент 16 И предназначен дл  формировани  сигнала йрерывани  вычислений в случае, если на его входах присутствуют высокие логические уровни -напр жени , т.е. вычислени 

5 прерываютс  на данном цикле, если спектральна  компонента с номером, равным номеру цикла, равна нулю.

Блок 17 управлени  предназначен

дл  синхронизации во времени струн-

0 турных элементов .устройства. По..входу ,  вл ющемус  управл ющим, задаетс  признак конца вычислений (высокий логический уровень напр жени ),т.е. прерывание работы устройства на дан5 ном цикле и переход на следующий цикл. Первый, второй и третий выходы  вл ютс  импульсными, по которым организуетс  передача одиночных или групп импульсов в соответствии с законами функционировани  структурных

0 элементов .устройства. Одиночные импульсные сигналы с первого и третьего выходов предшествуют началу каждого цикла работы устройства, обеспечива  установку исходных состо ний

5 триггера 14 и циклического регистра 9 сдвига. На второй выход блока 17 управлени , выдаютс  тактирующие импульсныесигналы, соответствующие тактам работы устройства с номерами

0 в естественном-пор дке.

Блок 17 управлени  содержит (фиг.2) первый 18, второй 19, третий 20 и четвертый 21 элементы И, делитель 22 частоты, генер.атор 23 импульсов , регистр 24 сдвига и одновибра5 тор 25.

Первые входы второго 19, третьего 20 и четвертого 21 элементов И соединены между собой и подключены к

0 выходу генератора 23 и второму входу регистра 24,первый выход которого подключен к внешнему входу блока 17 управлени  и входу одновибратора 25, выход которого подключен к входу

5 генератора 23, первый и второй входы блока 17 подключены соответственно к первому и второму входам первого элемента 18 И, виход которого подключен к второму входу второго эле0 мента 19 И, выход которого подключен к входу делител  22, выход которого подключен к второму выходу блока 17. Первый выход блока 17 подключен к выходу второго элемента 19 И, второй

5 вход которого подключен к первому

выходу регистра 24, второй выход которого подключен к второму входу третьего элемента 20 И, выход которого подключен к третьему входу блока 17 .

Первый элемент 18 И предназначен дл  формировани  сигнала прерывани  работы блока 17 управлени  путем осуществлени  операции конъюнкции над сигналами прерывани  вычислений и конца цикла. Второй элемент 19 И предназначен дл  управлени  передачей импульсных сигналов на второй выход блока 17. Третий 20 и четвертый 21 элементы И предназначены дл  формировани  одиночных сигналов на первом и третьем выходах блока 17.

Делитель 22 частоты предназначен дл  формировани  последовательности импульсов с периодом, равным времени выполнени  операций блоками устройства в течение одного такта.

Генератор 23 импульсов обеспечивает формирование последовательности импульсных сигналов.

Регистр 24 сдвига предназначен дл  управлени  работой третьего 20 и четвертого 21 элементов И. По первому входу осуществл етс  запись единицы в младший разр д, а по второму входу - сдвиг информации в регистре.

Одновибратор 25 предназначен дл  задержки внешнего пускового сигнала при запуске генератора 23 импульсов

Блок управлени  работает следующим образом.

По внешнему пусковому сигналу в момент времени t (фиг.З) в младший разр д регистра 24 сдвига записываетс  единица и через врем  At одновибратор 25 запускает генератор 23 импульсов. Первый импульс с выхода генератора 23 передаетс  на первь1й выход блока 17 управлени  (t/j) , так как на первом выходе регистра 24 присутствует логический уровень единицы , а на втором выходе - логический .уровень нул . Этот же импульсный сигнал сдвигает единицу на один разр д в регистре 24. Следующий, импульс формируемый генератором 23, передаетс  на третий выход блока 17 (t) и освобождает регистр 24 от информации При наличии разрешающих уровней напр жени  на первом и втором входах блока 17 тракт передачи сигналов с выхода генератора 23 на второй выход блока 17 открыт, а делитель 22 частоты обеспечивает требуемую частоту формировани  на втором выходе сигналов () .

Блокировка передачи сигналов на второй выход может быть осуществлена по любому из низких уровней напр жени  на первом или втором входах бло|ка 17 (t,tg). Очередной цикл работй блока 17 выполн етс  аналогично (t-j,

tg ) .

Преобразователь 15 кода содержит m() схем преобразовани , кажда  из которых обеспечивает формирование последовательности кодов на выходе несоответствии с формулой

(2Z-1) ,2,... , jef.2,3,... m+l},(1)

где j - номер разр да входного двоичного кода, адекватный номеру- схемы в преобразователе, в котором записана единица.

Выбор схемы преобразовани  осуществл етс  т-разр дным управл ющим кодом на входе.

После формировани  всей последовательности на первый выход выдаетс  сигнал конца последовательности (высокий логический уровень).

Преобразователь 15 может быть выполнен в виде комбинационных схем, синтезированных по известным методам конечных автоматов или в виде вычислительных устройств, микропрограмма которых реализует уравнение (1) .

ч в,основу работы устройства положены следующие-математические соот .ношени . Любую функцию Уолша wal(r, х) можно, представить в виде произведени  функций Радемахера

waL(r,x),n R. (x)g , где R; (х) cos- C- , - функци  Радемахет -1

ра ;

д --i-ый разр д кода Гре  от номера г функции Уолша. Спектр S-й функции Радемахера равен ,2,. .. ,т .

F { R, Сх)} -3 sin II S, II П cosf ,

-- (2) 0 где ,2,...,N-1;

Sg - символ функции отсчетов (sin К)/2.

Выражение (2) имеет особый случай 5 при , дл  которого знак произведени  измен етс  на противоположный. Спектр г-й функции Уолша определ етс  как свертка спектров соответствующий функций Радемахера на основа0 НИИ (2)

/знак и признаку

.еср,ч) ( действительной ).

ИЛИ мнимой ве-/

-(3) личины /.-,

SmH

ICltVSm-l иЦ ).|П GOS Т-г-1|П sm-:-)

: /V;.s 2V

где S - максимальный номер функции Радемахера в структуре данной функции yojnua;

S - разность Z-S множества ,2,.. . ,ml и номеров S функций Радемахера из структуры г-й функции Уолша.

Знак и признак действительной или мнимой величины в (3) определ етс  из услови  интервала представлени  функций Уолша и Радемахера и дл  интервала .l/2 справедливо соотношение

знак и признакХ

-Д

действительной -i) (-J) //,) или мнимой ве-./ личины /

где 0 - количество функций Радемахера в представлении г-й функции Уолша;

д. ,1 - значение первого (младшего) разр да кода Гре  от номера г. Работа устройства начинаетс .С формировани  на первом выходе блока 17 управлени ; сигнала, по которому триггер 14 устанавливаетс  в нулевое состо ние (на первом выходе уровень нул , а на втором - уровень единицы) В следующий момент времени на втором выходе блока 17 вырабатн-ваетс  сигнал установки в исходное состо ние 0. ..01. регистра 9.

Процедура задани  исходных данных заключаетс  в записи с первого входа устройства в счетчик 1 номера функци Уолша, спектр которой необходимо вычислить , и с второго входа устройства в регистр 12 номера спектральной компоненты. На этом подготовительный этап заканчиваетс .

Генератор 5 формирует на первом выходе код Гре  G(r) от заданного номера г функции Уолша, Который записываетс  в регистр 6 сдвига, а на втором и третьем выходах - соответственно коды.Гре  G(2s) и G(2s-l), над которыми сумматором 8 выполн етс  операци  сложени  по модулю два. В силу известных свойств кода Гре  в сумме G(2s) + G(2s-l) присутствует только одна единица в одном из разр дов , а в остальных записаны нули. Код этой суммы  вл етс  управл ющим дл  преобразовател  15 в соответствии с уравнением (1). Сформированный на втором его выходе .код подаетс  на первый вход блока 13 сравнени ,на втором входе которого присутствует код состо ни  регистра 12. Если коды совпадают, на выходе блока 13 формируетс  уровень логической единицы, по которому триггер 14 переходит в единичное состо ние, снима  тем самьом блокировку тракта второй выход преобразовател  15 - первый вход переключател  10 - первый вход блока 3

В противном случае преобразователь 15 генерирует очередной код, т.е. работает др тех пор, пока не происходит совпадение кодов на входах блока 13 сравнени . Если совпадени  не происходит, после генерации всей последовательности на первом выходе преобразовател  15 формируетс  логический уровень единицы.

(признак конца последовательности), который подаетс  на второй вход элемента 16 И, на первом входе которого присутствует высокий логический уровень .(нулевое состо ние триггера 14). Поэтому на выходе элемента 16 И формируетс  сигнал конца цикла, т.е. данна  спектральна  компонента равна нулю.

В общем случае первый такт работы устройства характеризуетс  форми0 рованием адреса на выходе блока 3 адресации, считыванием (вычислением) константы из блока 4 задани  констант и передачей еев локальную пам ть блока 7. Это происходит следу5 ющим образом. Адрес (признак) константы на выходе блока 3 организуетс  в соответствии с набором сигналов на входах: на первом входе - код номера спектральной компоненты, адек0 ватный номеру цикла; на втором входе - логический уровень единицы или нул , т.е. признак функции синуса, косинуса либо функции отсчетов, соответственно; на третьем входе логический уровень единицы или нул 

5 ( младший разр д кода Гре  G(r), записанный в регистре 6 , т.е. признак функции синуса либо косинуса, соответственно; на четвертом.входе - код признака сомножител  1С/2 аргумента

0 функций, т.е. код О .. 01, соответствующий сомножителю 1с /2- .

Этот набор сигналов обеспечивает формирование адреса блоком, 3 любой из констант вида sin (kiC/2 ), cos(k

5 iC/2 ) и Sg (kTt/2 ) с последующим считыванием из блока 4 и передачей в локальную пам ть блока 7. Таким образом , на первом такте работы состо ни  узлов и информационных магистралей

0 устройства характеризуютс  следующими об зательными признаками:

а)на втором входе блока 3 высокий логический уровень напр жени , т.е. признак формировани  только функций синуса либо косинуса, так как состо5  ние регистра б не нулевое;

б)передача информации на выход устройства из блока 7 блокирована, если на выходе элемента 16 И нет сиг0 нала конца цикла; в противном случае на второй выход устройства передаетс  нулевое значение и устройство переводитс  на первый такт второго цикла работы.

5

Второй такт вычислени  задранной компоненты спектра г-й функции Уолша начинаетс  с управл ющего сигнала на втором выходе блока 17 управлени , по которому содержимое регистров -,6

0 и 9 сдвигаетс  на один разр д, и функционирование устройства по логическому содержанию повтор ет первый такт.

Количество тактов на первом цикле определ етс  состо нием регистра 6:

Claims (2)

1.Авторское свидетельство СССР № 509872, кл. G 06 F 15/34, 1976,

2.Авторское свидетельство СССР 532863, кл, G 06 F 15/34, 1976 (прототип).

Внешний вход

фиг..2

ви одЗ

Stfxo92