SU1107131A1 - Функциональный преобразователь - Google Patents

Abstract

ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ , содержащий первый, второй и третий двоичные умножители, отличающийс  тем, что, с целью увеличени  быстродействи  и расширени  класса решаемых задач путем обеспечени  возможности вычислени  разности между линейной и кусочно-логарифмической дробно-рациональной либо кусочно-арктангенской дробно-рациональной , либо кусочно-арктангенсной и кусочно-линейной функци ми, в него введены импульсные вычитатёль и сумматор-вычитатель, счетчик аргумента , дешифратор участка аппроксимации , коммутатор, счетчик участков и блок пам ти, причем тактовый вход преобразовател  соединен с первыми информационными входами импульсных сумматора-вычитател  и вычитател , выход которого соединен с импульсным входом первого двоичного умножител , вЫход которого подключен к импульсному входу второго двоичного умножител  и первому информационному входу коммутатора, второй информационный вход которого соединен с выходом второго двоичного умножител  и вторым информационным входом импульсного. г вычитател , выход которого соединен с третьим информационным входом комхл мутатора, управл ющий вход и выход которого соединены сс ответственно с входом задани  режима преобразовате

Description

11 Изобретение относитс  к автоматике , вычислительной и измерительной технике и может использоватьс  дл  функционального преобразовани  измерительной информации. Известен цифровой функциональньй преобразователь, срдержащий схему умножени , котора  состоит из двоичного счетчика, ключей, схемы свертки кода по нечетности и формировател , схему преобразовани  кодов, состо щу из двоичного счетчика, запоминающего регистра, посто нного запоминающего устройства, схему пересчета, состо щую из двоично-дес тичного счетчика с установочными входами и ключей выхода на магистраль, схему допусковог контрол , котора  состоит из схемы сравнени  кодов, логического преобра зовател , запоминающего регистра и ключей выхода на.магистраль С11. Недостатком такого преобразовател   вл етс  чрезмерна  сложность уст ройства при незначительном повьшени точности воспроизведени  функциональ ных зависимостей. Наиболее близким по технической сущности к предлагаемому  вл етс  функциональный преобразователь, содержащий три реверсивных счетчика, четыре число-импульсных двоичных умножител , два комбинационны сумма тора-вьтчитател  кодов и две группы схем И С23. Цель изобретени  - увеличение быстродействи  и расширение класса решаемых задач путем обеспечени  возможности вычислени  разности межд линейной и кусочно-логарифмической дробно-рациональной либо кусочно-арк тангенсной дробно-рациональной, либо кусочно-арктангенсной и кусочно-линейной функци ми. Поставленна  цель достигаетс  тем что в функциональный преобразователь содержащий первый, второй и третий двоичные умножители, дополнительно введены импульсные вычитатель и сумматор-вычитатель , счетчик аргумента, дешифратор участка аппроксимации, коммутатор, счетчик участков и блок пам ти, причем тактовый вход преобра зовател  соединен с первыми информационными входами импульсных суммато- ра-вычитател  и вычитател , выход ко торого соединен с импульсным входом первого двоичного умножител , выход которого подключен к импульсному вхсг 1. 2 ду второго двоичного умножител  и первому информационному входу коммутатора второй информационный вход которого соединен .с выходом второго двоичного умножител  и вторым информационным входом импульсного вычитател , вьпсод которого соединен с третьим информационным входом коммутатора , управл ющий вход и выход которого соединены соответственно с входом задани  режима преобразовател  и импульсным входом третьего двоичного умножител , выход и второй вход которого соединены соответственно с вторым информационным входом импульсного сумматора-вычитател  и выходом блока пам ти, вход которого соединен с выходом счетчика участков, вход которого подключен к выходу дешифратора участков аппроксимации, вход которого соединен с выходом счетчика аргумента и управл ющими входами первого и второго двоичных умножи1елей, вход счетчика аргумента соединен с тактовьм входом преобразовател , вход задани  режима которого соединен с управл ющим входом импульсного сумматора-вычитател . На чертеже представлена блок-схема преобразовател . Функциональный преобразователь содержит импульсный вычитатель 1, импульсный сумматор-вычитатель 2, двоичные умножители 3 и 4, счетчик 5 аргумента, дешифратор 6 участка аппроксимации, счетчик 7 участков, блок 8 пам ти, двоичный умножитель 9 и коммутатор 10. Дешифратор 6 предназначен дл  выдачи сигнала достижени  кода в счетчике 5 аргумента величины очередног© узла аппроксимации, поэтому конструктивно  вл етс  вырожденным дешифратором , имеющим один выход. Преобразователь работает следующим образом. На вход умножител  9 через коммутатор 10 подключен выход двоичного умножител  3 (либо вход двоичного умножител  4),-а на вход преобразовател  поступает число импульсов х в виде последовательности приращений . Импульсна  последовательность приращений ofu с выхода импульсного вычитател  1 поступаем на вход числоимпульсного двоичного умножител  3, реализующего функцию , dW cf, (1) где р - число двоичных разр дов счетчика 5 аргумента и двоичных умножителей 3 X - число записанное в счетчике 5 аргумента. Приращени  diio поступают на импульсный вход двоичного умножител  4, реализующего функцию ota . Импульсный вычитатель 1 работае :по алгоритму oft -ofy-dz С учетом (2) и (3) уравнение (1 можно привести к виду .cfV (4) С выхода двоичного умножител  3 приращени  поступают через комм татор 10 на вход двоичного умножите л  9, который реализует функцию вид cTml -cfW

где П - число двоичных разр дов

двоичного умножител  9} - коэффициент умножени  на t -м участке аппроксимации, задаваемый блоком 8 пам ти. Задание коэффициентов умножени  происходит следующим образом. Посколь ку в счетчике 5 аргумента в -каждый момент времени хранитс  текущее значение кода аргумента х воспроизводимой функциональной зависимости, то по достижении этим кодом значений, соответствующих узлам аппроксимации, дешифратор 6 вьщает импульс, который одновременно  вл етс  концом предыдущего и началом следующего участка аппроксимации. Импульсы с выхода дешифратора 6 поступают на вход счетчика 7 участков. Разр дные выходы счетчика 7 подключены к входам блока 8 пам ти, который устанавливает требуемое значение коэффициента умножени  дл  двоичного умножител  9 на соответствующем участке аппроксимации.

Очевидно,- что число импульсов на выходе двоичного умножител  9 дл 

где знак + соответствует работе импульсного сумматора-вычитател  2 в режиме сложени , а знак - - в .режиме вычитани  число-импульсных последовательностей .

Если же подключить через коммутатор 10 выход импульсного вычитател  1 к входу двоичного умножител  9, то число импульсов на выходе последнего дл  любого х в этом случае будет равно

м.н..1,М

-ХЬ

или

.2- -«tqiS

i

bi

Ч-Хг-лУ2

(,0)

Число импульсов на выходе импульсного сумматора-вычитател  2 в этом случае будет равно

..x.|4-2-Wt,

Ы го X с учетом (4) и (5) Рудет о (6) vt-, число импульсов аргумента, соответствующее концу (v-1)--ro участка аппроксимации , Ni- - число импульсов, ссо тветствующее концу (v-l)-rb участка аппроксимации по значению функции. ешением уравнени  (6) будет ,-Ч-2---еи 1,. (7) N-.3-2- -- H tM 2 Тб«:Л222 4 , исло импульсов па выходе импульссумматора-вычитател  2 с учетом нени  (8) можно представить в ви-x .l...-, :v-Xi-iV2 K:i-2 at :tg 22Vv (11) Дл  случа , когда к входу двоичного умножител  9 окажетс  подключенным выход двоичного умножител  4, соответствующие уравнени  будут иметь вид N.iC|j(4-xt.1-4l- a.d9,J. - - (X-XnVSP (1 ..l-Kv2-,a,dqp Р «|асхи,.).|к, 1й.(,.,,)«,л«ъ,. (,з) Таким образом, дополнительное введение в состав преобразовател  двух суммирующих счетчиков, импульсных вычитател  и сумматора-в.ычитател , дешифратора, блока пам ти коэффициентов умножени  и коммутатора и одновре менное исключение из состава преобразовател  трех реверсивных счетчиков, двух комбинационных сумматоров-вычитателей и одного число-импульсного двоичного умножител  позволило значительно расширить класс решаемых устройством задач за счет вычислени функции (9), (11) и,(13). Из этих 16 уравнений следует, что предлагаемьш преобразователь пригоден дл  кусочнонелинейной (разности между линейной и кусочно-логарифмической дробно-рациональной либо кусочно-арктангенсной дробно-рациоНальной, либо кусочно-арктангенсной и кусочно-линейной функци ми) аппроксимации функций. Такой подход позволил реализовать известный алгоритм одного из наиболее точных методов аппроксимации нелинейных зависимостей, при котором осуществл етс  линеаризаци  кривой, представл ющей собой разность между линеаризуемой кривой и желаемой линейной зависимостью. Применение этого метода нар ду с повышением точности позвол ет добитьс  значительного сокращени  аппаратурных затрат за счет уменьшени  количества участков аппроксимации . Кроме того, в предлагаемом преобразователе функциональное преобразование осуществл етс  в темпе поступлени  число-импульсной информации (т.е. в реальном времени), тогда как дл  прототипа характерен переходный процесс, по окончании которого схема приводитс  в состо ние динамического равновеси .

Claims (1)

1. ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий первый, второй и третий двоичные умножители, отличающийся тем, что, с целью увеличения быстродействия и расширения класса решаемых задач путем обеспечения возможности вычисления разности между линейной и кусочно-логарифмической дробно-рациональной либо кусочно-арктангенской дробно-рациональной, либо кусочно-арктангенсной и кусочно-линейной функциями, в него введены импульсные вычитатель и сумматор-вычитатель, счетчик аргу мента, дешифратор участка аппроксимации, коммутатор, счетчик участков и блок памяти, причем тактовый вход преобразователя соединен с первыми информационными входами импульсных сумматора-вычитателя и вычитателя, выход которого соединен с импульсным входом первого двоичного умножителя, выход которого подключен к импульсному входу второго двоичного умножителя и первому информационному входу коммутатора, второй информационный вход которого соединен с выходом вто рого двоичного умножителя и вторым информационным входом импульсного· вычитателя, выход которого соединен с третьим информационным входом коммутатора, управляющий вход и выход которого соединены соответственно с входом задания режима преобразователя и импульсным входом третьего двоичного умножителя, выход и. второй вход которого соединены соответст венно с вторым информационным входом импульсного сумматора-вьгчитателя и выходом блока памяти, вход которого соединен с выходом счетчика участков, вход которого подключен к выходу дешифратора участков аппроксимации, вход которого соединен с выходом счетчика аргумента и управляющими входами первого и второго двоичных умножителей, вход счетчика аргумента соединен с тактовым входом преобразователя, вход задания режима кото рого подключен к управляющему входу импульсного сумматора-вычитателя.

   >