SU1076910A1 - Устройство дл поворота вектора - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ ПОВОРОТА ВЕКТОРА, содержащее четыре регистра, два сдвигател , два сумматора , блок пам ти, блок управлени , счетчик коррекции, шифратор, блок вычитани , группу пороговых элементов г приоритетную схему, регистр инкрементных приращений, накапливающий сумматор и цифроаналоговый преобразователь, вход и выход которого соединены соответственно с выходом накапливающего.сумматора и вычитающим входом блока вычитани , суммирующий вход, знаковый выход и информационный выход блока вычитани  подключены соответственно к аналоговому входу устройства,входу приращени  накапливающего сумматора и входам пороговых элементов группы, выходы которых соединены с входами приоритетной схемы, выход которой подключен к информационному входу регистра инкрементных приращений, выход накапливающего сумматора соединен с информационным выходом устройства, первый информационный выход блока пам ти подключен к информационному входу счетчика коррек ции, информационный и установочный входы устройства .соединены соответственно с первыми информационными входами и установочными входами первого и второго регистров, вторые информационные входы которых подключены к выходам соответственно первого и второго сумматоров, первый и второй информационные входы первого сумматора соединены с выходами соответственно третьего регистра и второго сдвигател , первый и второй информационные входы второго сумматора подключены к выходам соответственно четвертого регистра и первого сдвигател , информационные входы первого и второго сдвигателей соединены с выходами соответственно перво го и второго регистров, о т л ичающеес  тем, что, с целью повышени  быстродействи , оно содержит шифратор, а блок управлени  включает мультивибратор, два триггера , счетчик-делитель, дешифратор нул , одновибратор, три элемента И, элемент И-НЕ, элемент задержки и элемент ИЛИ, первый и второй входы и выход которого подключены соответ ственно к пр мому выходу первого триггера , выходу дешифратора нул  и первому входу первого элемента И, запускающий вход устройства соединен с входом установки О накапливающеО го сумматора, входом сброса счетчика-делител , входом мультивибратора j и первым входом второго элемента И, горой вход и выход которого подключены соответственно к выходу счетчика коррекции и установочному вхо,ЕСу первого триггера, выход мультивибратора соединен с вторым входом первого элемента И и входом элемента задержки j,. выход которого подключен к первому входу элемента И-НЁ, счетный вход и информационный выход счетчи

Description

ка-д лител  соединены соответственно с выходом первого элемента И и входом дешифратора нул , выход переноса- счетчика-делител  подключен к тактирующим входам блока вычитани , регистра инкрементных приращений и накапливающего сумматора и входу одновибратора, выход которого сое .динен с вторым входом элемента И-НЕ первым входом третьего элемента И, устанрвочным входом второго триггера , входом сброса первого триггера и установочным входом счетчика коррекции , выход элемента И-НЕ подключен к второму входу третьего элемента И, тактирующему входу второго триггера и счетному входу счетчика коррекции, информационный вход и выход второго триггера соединены соответственно с шиной нулевого потенциала и управл ющими входами третьего и четвертого регистров, третий вход и выхо третьего элемента И подключены соответственно к инверсному выходу первого триггера и управл ющим входам первого и второго регистров, выходы которых соединены соответственно с информационными входами третьего и четвертого регистров и первым и вторым выходами кода координат устройства, вход . шифратора подключен к выходу регистра инкрементных приращений, выход шифратора-соединен с адресHI IM входом блока пам ти и управл ющими входами первого и второго сдвигателей , второй информационный выход блока пам ти подключен к информационному входу накапливающего сумматора , а знаковый выход блока вычитани  соединен с управл ющими входами первого и второго сумматоров.

2.-Устройство по П.1, о т л ичающеес  тем, что блок вычитани  содержит два сумматора, .нуль-орган, триггер, масштабный резистор и ключ, .причем первый и второй первого сумматора подключены соответственно к суммирующему и вычитающему входам блока, выход первого сумматора соединен с первым входом второго сумматора, входом нуль-органа и через масштабный резистор с входом ключа, выход которого подключен к второму входу второго сумматора, выход второго сумматора соединен с информационным выходом блока, выход нуль-органа подключен к управл ющему входу ключа и информационному входу триггера, синхровход и выход которого соединены соответственно с тактирующим входом и знаковым выходом блока.

Изобретение относитс  к вычисли тельной технике и может быть использовано в управл ющих и моделирующих устройствах как общего, так и специального назначени . . Поворот векторов и координат используетс  во многих задачах управлени  и моделировани  с примене ем реальной аппаратуры. При этом угол поворота часто снимаетс  с датчиков в аналоговой форме, в то врем  как координаты объекта представлены в ЦВМ в цифровой форме. Известно аналого-цифровое устройство дл  поворота вектора, содержащее два сумматора, элементы ИЛИ, четыре группы элементов И реверсивный счетчик, два регистра схему сравнени  и другие вспомогательные элементы, причем аргумент представленный в аналоговой.форме посредством схемы сравнени  и реверсивного счетчика отслеживаетс  с формированием элементарных прира щений, используемых дл  поворота вектора по методу решени  на цифровых дифференциальных анализатоpax (ГИД) определ ющих систем дифференциальных уравнений iT . Недостатками данного устройства  вл ютс  низкие точность и быстродействие , присущие методам вычислени  посредством ЦДА. Известно цифровое устройство дл  поворота вектора, содержащее три регистра, два блока сдвига, семь сумматоров, блок пам ти и блок управлени , причем соединени  между блоками выполнены по схеме, реализующей алгоритм Волдера с коррекцией результата. Если аргумент представлен в аналоговой форме, то последовательно с входом третьего регистра необходимо подключить аналого-цифровой преобразователь 2, Недостатками указанного устройства  вл ютс  сложность оборудовани  и малое быстродействие, обусловленное необходимостью выполнени  большого количества итераций дл  каждого измен ющегос  значени  аргумента. Наиболее близким к предлагаемому  вл етс  устройство, содержащее последовательно включенные аналогоцифровой преобразователь след щего типа и цифровое устройство дл  поворота вектора з ,

Известное устройство характеризуетс  тем, что содержит п ть регистров , п ть cyivjMaTopOB, два блока сдвига, блок пам ти, счетчик кор-., рекций, блок-управлени , блок анализа состо ни , генератор импульсов , блок вычитани , набор пороговых элементов, приоритетную схему, регистр инкрементных приращений, накапливающий сумматор и цифроаналоговый преобразователь, причем аналого-цифровой преобразователь преобразовывает аналоговый аргумент в цифровой код, после чего осуществл етс  поворот каждый раз из начального состо ни  на заданную величину аргумента.

Недостатком известного устройства  вл етс  низкое быстродействие, обусловленное наличием длительного итерационного процесса при повороте вектора из начального состо ни  в заданное.

Цель изобретени  - повышение быстродействи  устройства.

Поставленна  цель достигаетс  тем, что в устройство, содержащее четыре регистра, два сдвигател , два сумматора, блок пам ти, блок управлени , счетчик коррекции, шифратор, блок вычитани , группу пороговых элементов, приоритетную схему, регистр инкрементных приращений , накапливающий сумматор и цифроаналоговый преобразователь, входи выход которого соединены соответственно с выходом накапливающего сумматора и вычитающим входом блока вычитани , суммирующий вход, знаковый выход и информационный выход блока вычитани  подключены соответственно к аналоговому входу устройства, входу приращени  накапливающего сумматора и входам пороговых элементов группы, выходы которых соединены с входами приоритетной схемы, выход которой подключен к информационному входу регистра инкрементных приращений, выход накапливающего сумматора соединен с информационным выходом устройства, первый информационный выход блока пам ти подключен к информационному входу счетчика коррекции , информационный и установочный |входы устройства соединены соответственно с первыми информационным входами и установочными входами первого и второго регистров, вторые информационные входы которых подключены к выходам соответственно первого и второго сумматоров,первый и второй информационные входы первого сумматора соединены с выходами соответственно третьего регистра и

второго сдвигател , первый и второй информационные входы второго сумматора подключены к выходам соответственно четвертого регистра и первого сдвигател , информационные входы первого и второго сдвигателей соединены с выходами соответственно первого и второго регистров, введен шифратор, а блок управлени  влючает мультивибратор, два триггера,счетчик-делитель , дешифратор нул , одновибратор , три элемента И, элемент И-НЕ, элемент задержки и элемент ИЛИ, первый и второй входы и выход которого подключены соответственно к пр мому выходу первого триггера, выходу дешифратора нул  и первому входу первого элемента И, запускающий вход устройства соединен с входом установки О накапливающего сумматора, входом сброса счетчика-делител , входом мультивибратора и первым входом второго элемента И, второй вход и выход которого подключены соответственно к выходу счетчика коррекции и установочному входу первого триггера, выход мультивибратора соединен с вторым входом первого элемента И и входом элемента задержки , выход которого подключен кпервому входу элемента И-НЕ, счетный вход и информационный выход счетчика-делител  соединены соответственно с выходом первого элемента И и входом дешифратора нул , выход переноса счетчика-делител  подключен к тактирующим входам блока вычитани , регистра инкрементных приращений и накапливающего сумматора и входу одновибратора , выход которого соединен с вторым входом элемента И-НЕ, первым входом третьего элемента И,установочным входом второго триггера, входом сброса первого триггера и . установочным входом счетчика коррекции , выход элемента И-НЕ подключен к второму входу третьего элемента И, тактирующему входу второго триггера и счетному входу счетчика коррекции, информационный вход и выход второго триггера соединены соответственно с шиной нулевого потенциала и управл ющими входами третьего и четвертого регистров третий вход и выход третьего элемента И подклю ены соответственно к инверсному выходу первого триггера и управл ющим входам первого и второго регистров, выходы которых соединены соответственно с информационными входами третьего и четвертого регистров и nepBtJM и вторьпи выходами кода координат устройства вход шифратора подключен к выходу регистра инкрементных приращений, выход шифратора соединен с адресным

входом блока пам ти и управл ющими входами первого и второго сдвигателей , второй информационный выход блок-а пам ти подключен к информационному входу накапливающего сумматора , а знаковый выход блока вычитани  соединен с управл ющими входами первого и второго сумматоров .

Блок вычитани  содержит два , нуль-орган, триггер, Масштабный резистор и ключ, причем первый и второй входы первого сумматора подключены соответственно к суммирующему и вычитающему входам блока, выход первого сумматора соединен с первым входом второго сумматора , входом нуль-органа и через масштабный резистор с входом ключа выход которого подключен к второму входу второго cyKiwaTOpa, выход второго сумматора соединен с информационным входом ©пока, выход нульоргана подключен к управл ющему входу ключа и информационному входу триггера, синхровход и выход которого соединены соответственно с тактирующим входом и знаковым выходом бл ок а.

На фигЛ изображена блок-схема предлагаемого устройства; на фиг.2 - один из возможных варианто выполнени  блока вьтчитани , на фиг.З - эпюры, иллюстрирующие послдовательность функционировани  блока управлени . 1

Устройство содержит четыре регистра 1-4, два сдвигател ,5 и 6, два 5 умматора 7 и 8, блок 9 пам ти блок 10 управлени , счетчик 11 коррекции , шифратор 12, блок 13 вычитни , группу 14 пороговых элементов приоритетную схему 15, регистр 16 инкрементных приращений, накапливающий сумматор 17 и цифроаналоговый преобразователь 18. Блок 10 уйдавлени  включает мультивибратор 19, два триггера 20 и 21, счетчикделитель 22, дешифратор 23 нул , рдновибратор 24, три элемента И 2527 , элемент И-НЕ 28, элемент 29 задержки и элемент ИЛИ 30.

Вход и выход цифроаналогового преобразовател  18 соединены соответственно с выходом накапливающего сумматора 17 и вычитающим вхрдом блока 13 вычитани , суммирующий вход, знаковый выход и информационный выход блока вычитани  подключены соответственно к аналоговому входу устройства 31, входу прирашени  накапливающего сумматора 17 и входам пороговых элементов группы 14, выходы которых соединены с входами приоритетной схемы 15, выход которой подключен к информационному входу регистра 16 инкрементных приращений, выход накапливающего сумматора 17 соединен с информационным выходом устройства 32, первый информационный выход блока 9 пам ти подключен к информа5 ционному входу счетчика 11 коррекции , информационный 33 и установочные 34 и 35 входы устройства соединены соответственно с первыми информационными входами и установочными

0 входами первого 1 и второго 2 регистров , вторые информационные входы когорых подключены к выходам соответственно первого 7 и второго 8 сумматоров, первый и второй ин5 формационные входы первого суммато-: ра 7 соединены с выходами соответственно третьего регистра 3 и второго сдвигател  б, первый и второй информационные входы второго суммаQ тора 8 подключены к выходам соответственно четвертого регистра 4 и первого сдвигател  5, информационные входы первого 5 и второго 6 сдвигателей соединены с выходами

5 соответственно первого 1 и второго 2 регистров, первый и второй входы и выход элемента ИЛИ 30 подключены соответственно к пр мому выходу первого триггера 20, выходу дешифратора нул  23 и первому входу первого элемента И 25, запускающий вход устройства 36 соединен с входом установки О накапливающего сумматора 17, входом сброса счетчика-делител  22, входом мультивибратора

5 19 и первым входом второго элемента И 26, второй вход и выход которого подключены соответственно к выходу счетчика коррекции 11 и установочному входу первого тригге0 ра 20, выход мультивибратора 19 соединен с вторым входом первого элемента И 25 и входом элемента 29 задержки, выход которого подключен к первому входу элемента И-НЕ 28,

5 счетный вход и информационный выход счетчика-делител  22 соединены соответственно с выходом первого элемента И 25 и входом дешифратора 23 нул , выход переноса счетчиQ ка-делител  22 подключен к тактирующим входам блока 13 вычитани , регистра 16 инкрементных приращений и накапливающего сумматора 17 и входу одновибратора 24, выход которого соединен с вторым входом элемента Й-НЕ 28, первым входом третьего элемента И 27, становочным входом второго триггера 21, входом сброса первого триггера 20 и установочным входом счетчика 11

коррекции, выход элемента И-НЕ 28 подключен к второму входу третьего элемента И 27, тактирующему входу второго триггера 21 и счетному , входу счетчика 11 коррекции , инфор-н.

5 мационный вход и выход второго

триггера 21 соединены соответственно с шиной нулевого потенциала и управл ющими входами третьего 3 и четвертого 4 регистров, третий вход и выход третьего элемента И 27 подключены соответственно к инверсному выходу первого триггера 20 и управл ющим входам первого 1 и второго 2 регистров, выходы которых соединены соответственно с информационными входами третьего 3 и четвертого 4 регистров и первым 37 и вторым 38 выходами кода координат устройства, вход шифратора 12 подключен к выходу регистра 16 инкре .ментных пр иращений, выход шифратора 12 соединен с адресным входом блока 9 пам ти и управл ющими входами- первого 5 и второго 6 сдвигателей , второй информационный выход блока 9 пам ти подключен к информационному входу накапливающего сумматора 17, а знаковый выход блока 13 вычитани  соединен с управл ющими входами первого 7 и второго 8 сумматоров.

Блок 13 вычитани  содержит два сумматора 39 и 40, нуль-орган 41, триггер 42, масштабный резистор 43/ и ключ 44, причем первый и второй входы первого сумматора 39 подключены соответственно к суммирующему и вычитающему входам блока, выход первого сумматора 39 соединен с первым входом второго сумматора 40, входом нуль-органа 41 и через масштабный регистр 43 с входом ключа 44, выход которого подключен к второму входу второго сумматора 40, выход второго сумматора 40 соединен с информационным выходом блока, выход нуль-органа 41 подключен к управл ющему вход ключа 44 и информационному входу триггера 42, синхровход и выход которого соединены соответственно с тактирующим входом и знаковым выходом блока.

Последовательность работы устройства состоит в занесении через информационный вход устройства 33 цифровых значений координат Z и Z2 исходного вектора, задании аналогового аргумента X на аналоговом входе 31, выдаче запускающего сигнала зап ° запускающему входу 36 и сн тии в процессе отслеживани  результатов вычислений на выходах кода координат устройства 37 и 38.

Последовательность вычислений в устройстве -определ етс  сигналами блока 10 управлени . Запускающий сигнал 1Ц(з,;, низкого уровн , поступа  через запускающий вход устройства 36 на вход мультивибратора 19 и вход сброса счетчика-делител  22, сбрасывает их в нулевое состо ние . Одновременно изап через вто

рой элемент И 26 устанавливает первый триггер 20 в единичное состо ние . Когда запускающий сигнал Uзцр принимает высокий уровень, мультивибратор 19 начинает фор иировать серию импульсов ьд, котора  при высоком уровне на выходе элемента ИЛИ 30 через первый элемент И 25 поступает на счетный вход счетчика-делител  22. Счетчик-делитель.

0 22 работает на вычитание, причем изменение его состо ни  осуществл етс  по положительному фронту им ,пульса с выхода первого элемента И 25.Так как первый триггер 20 установлен в единичное состо 5 ние, то высоким уровнем с пр мого выхода этого триггера (сигнал Т) обеспечивает поступление на счетчик-делитель 22 первого счетного импульса. Если емкость счетчика0 делител  22 равна N, то первым импульсом он устанавливаетс  в состо ние N-1. Следовательно, на последовательном выходе счетчика-делител  22, соответствующем выходу триггера

5 старшего разр да, сформируетс  сигнал 3 высокого уровн , который запускает одновибратор 24, на вцхо- де которого формируетс  сигнал С. низкого уровн , который, поступа 

0 на установочный вход второго триггера 21, устанавливает его в единичное состо ние, обеспечива  формирование высокого уровн  сигнала t. Кроме того, сигнал L с выхода

5 одновибратора 24, поступа  на обнул ющий вход первого триггера 20, сбрасывает последний в нулевое состо ние , обеспечива  формирование низкого уровн  сигнала Т на пр мом выходе первого триггера 20.Но пока

0 счетчик-делитель 22 не окажетс  в нулевом состо нии, на выходе дешифратора нул  23 будет сигнал высокого уровн , который через элемент ИЛИ 30 будет разрешать прохождение счёт5 ных импульсов, длительность импульсов С с выхода одновибратора 24 несколько меньше величины двух периодов серии CQ , поэтому на выходе третьего элемента И 27 нач0 нут формироватьс  импульсы i с задержкой на два такта, в то врем  как на выходе элемента И-НЕ 28 положительные импульсы t через три такта, причем передний фронт

5 их соответствует заднему фронту задержанных на элементе 29 задержки импульсов серии приходом с счетчика 11 коррекции отрицательного импульса первый триггер 20 устанавливаетс  в единичное состо ние. Если U | поступит до достижени  счетчикомделителем 22 нулевого состо ни , то первый триггер 20 по инверсномувыходу блокирует формирование им5

пульсов LI , После достижени  счетчиком-делителем 22 нулевого состо ни  очередным импульсом он перебрасываетс  в состо ние (N-1) и в дальнейшем процесс формировани  импульсов будет аналогичен вышерассмотренному , начина  с по влени  положительного перепада U-JQKJ.

.Если счетчик-делитель 22 оказалс  в нулевом состо нии, а импульс и со,счетчика 11 коррекции еще не поступил, то оба входа элемента ИЛИ 30 будут иметь-низкий уровень, поэтому первый элемент И 25 будет заблокирован и счетные импульсы не будут поступать на счетчик-делитель 22. В этом состо нии блок 10 управлени  будет находитьс  до тех пор, пока не поступит импульс , который установит первый триггер 20 . в единичное состо ние, после чего процесс формировани  импульсов начнетс  сначала. Следовательно, в зависимости от моментов поступлени  импульсов U|, блок управлени  формирует разное количество импульсов tt либо без изменени  периода

А

Су,, либо с

импульсов с ,, L-j

и

изменением периода на количество тактов, равное разности между временем поступлени  U I- (в тактах to) и величиной N, т.е. емкостью счетчика-делител  22.

Аргумент Л в аналоговой форме через аналоговый вход 41 поступает на суммирующий вход блока 13 вычитани . Разность между аргументом- и сигналом с цифроаналогового преобразовател  18 представл етс  блоком 13 вычитани  в виде модул  на информационном выходе и знака на знаковом выходе блока 13 вычитани  по положительному перепаду импульса бз, поступающего с выход переполнени  счетчика-делител  22 на тактирующий вход. С знаковог выхрда блока 13 вычитани .сигнал о знаке ,- 6 (+1, -1 поступает н управл ющие входы первого 7 и второго 8 сумматоров и на вход приращений накапливающего сумматора 17 дл  формировани  операции суммировани  или вычитани .

Модуль разности с информационного выхода блока 13 вычитани  поступает на пороговые элементы 14 имеющие уровни срабатывани , пропоциональные величине где - номер порогового элемента 14. Приоритетна  схема 15 выдел ет возбужденный канал с минимальным номером J Полученный унитарный код инкрементного приращени  apryivffeHTa по сигналу на тактрующем входе (положительным перепадом ) запоминаетс  в регистре 16 инкрементных приращений и выдаетс  на шифратор 12.

В шифраторе 12 унитарный код номера )4 преобразуетс  в двоичный код -Q f который поступает на управл ющие входы сдвигателей 5 и 6 и на адресный вход блока 9 пам ти, по которому считываетс  двоичный. код константы

Ю

..

o Константа с второго информационного выхода блока 9 пам ти поступает на информационный вход накапливающего сумматора 17. В этом сумматоре осуществл етс  накопление

5 приращений аргумента (1) и результаты .фиксируютс  по отрицательному перепаду импульса Сз на тактирующем входе. Вход установки О накапливающего .сумматора 17 используетс  дл  его сброса в нуль, например, при установке координат К, и 2 начального вектора.

Результат сложени , представл ющий собой отслеживаемую величину аргумента X в цифровом коде, пО шине поступает как на информационный выход устройства 32, так и на вход цифроаналогового преобразовател  18 дл  формировани  компенсирующего сигнала на вычитающем входе

0 блока 13 вычитани .

В устройстве реализуютс  следующие рекуррентные соотношени  по повороту вектора:

-ц - ЧН1+О V 42i

(5)

п(° -U -xif-ti - TZ(«K) -У2.+ Чм )

hi. 1,°. -g.. л)

4i(uO ) ) y2(UiV (j 1

и° 4g-. .9-.

У2(и) УэОмГ У-1(м1 - J

4 - yiuv:;

() .- v:;;:;

где i - номер итерации, длительность которой равна периоду импульсов G}.

Третий 3 и четвертый 4 регистры имеют в каждом разр де одноуровневые триггеры, поэтому при поступле- НИИ на управл ющие входы импульса С2 высокого, уровн  состо ни  выходов этих регистров соответствуют состо ни м их информационных входов. Следовательно, в течение первого и второго такта -{длительность импульсов t о ) на первых информационных входах первого 7 и второго 8 сумматоров будет находитьс  информаци  с выходов соответственно первого 1 и второго 2 регистров , поэтому на выходе первого 7 и второго 8 сумматоров будут сформированы соотношени  (2). Так как 5 формирование сдвига2( осуществл етс  посредством последовательной цепочки - регистр 16 инкрементных приращений, шифратор 12, управл ющие цепи сдвигателей 5

и 6 - то дл  формировани  СОО7НОшений (2) отводитс  два такта. В конце второго такта на выходе третьего элементаИ 27 по вл етс  импульс , передним фронтом осуществл ющий занесение значений

ц°,- и ; /соответственно в it(+o )

первый 1 и второй 2 регистры, выполненлые на двухуровневых триггерах .

Так как в течение третьего такта импульс , поступающий с выхода второго триггера 21 на стробирующие входы третьего 3 и четвертого 4 регистров, еще существует/ в устройстве реализуютс  соотношени  (3) дл  первой коррекции (). В конце третьего такта заканчиваетс  импульс 07 тем самым фиксиру  значени  ij°( и .соответственно в регистрах 3 и 4. Результат вычислений (3) будет записан в регистры 1 и 2. Последующие коррекции результата будут осуществл тьс  по соотношени м (3) дл  j. 2,3,...,m , причем содержимое третьего 3 и четвертого 4 регистров останетс  неизменным.

Количество коррекций т, соответствует коду 9 инкрементного приращени  с регистра 16 инкрементных приращений. Величина m, считываетс  из блока 9 пам ти и счетчик 11 коррекции по импульсу 4 с выхода одновибратора 24. Вычитающие импульсы поступают на счетчик 11 коррекции с выхода элемента И-Н 28, причем состо ние счетчика 11 коррекций мен етс  по положительному фронту серии су. Следовательно , сигнал и J/ с выхода счетчика 11 коррекций поступит на второй вход второго элемента И 26 в конце ()-го такта. Так как все блоки устройства, кроме блока 13 вычитани , допускают работу с тактовыми частотами намного большими, чем дл  блока 13 вычитани , то коэффициент делени  (емкость) счетчикаделител  22 блока 10 управлени  может быть вз т, например, равным N 8. В этом случае максимальное число коррекций дл  максимальной тактовой частоты блока 13 вычитани  (импульсов ii-} ), равно N-3, т.е. 5. При разр дности цифровых значений координат п , равной 24,

в блоке 9 пам ти записываютс  следующие значени  величины, т, : дл  -Р 0-25, дл  1-13. дл  J; 2-9; дл  ; 3-7; дл З 15-5; дл  5 ч)| 4 12-3; дл  , 1 2-1 .Следовательно , дл  инкрементных приращений с ч); 4 3 данное устройство при разр дности п 24 и N 8 имеет максимальную частоту тактовых импульсов J-) работы блока 13 вычитани 

13. При 3 частота 2 э снижаетс  на 12,5%, 2 - на 37,5%, при -5; 1 - на 87,5% и при ) О - в 2,4 раза. При равномерном распределении инкрементных

приращений среднее замедление составит всего 15%. С увеличением N и уменьшением И эта величина будет еще меньшей.

Таким образом, дл  отработки одного значени  дх в предлагаемом устройстве требуетс  в основном один такт, в то врем  как в прототипе дл  отработки одного значени  х с аналого-цифрового преобразовател  требуетс  выполнение итерационного процесса длительностью N тактов, следовательно быстродейатвие и частотный диапазон сигналов по аналоговому входу X дл  предлагаемого устройства в N раз больше, чем в прототипе, аппаратурные затраты в предлагаемом устройстве сокращены по сравнению с прототипом, так как в нем исключены два сумматора и регистр, сумматор, блок анализа состо ни , что составл ет до 15-20% общего объема оборудовани .

В качестве базового устройства дл  сравнени  выбрано устройство дл  поворота вектора со след щим аналого-цифровым преобразователем на входе. Точность выполнени  операции поворота вектора в предлагаемом устройстве очень тесно св зана с

временем поворота вектора, так как дл  повышени  точности требуетс  уменьшение шага интегрировани ,что приводит к значительному увеличению времени поворота и снижению

частотного диапазона устройства. Кроме того, за счет отсутстви  методической погрешности поворот вектора осуществл етс  с бол11шой точностью при шаге интегрировани  в сотни раз

большем, чем в прототипе, что обеспечивает предлагаемому устройству при соизмеримых аппаратурных затратах значительно более высокие быстродействие и точность поворота

вектора.

Ь

1Я

(риг. 1 Отfл.

.r

51

г

J7

Kffl. 1if

40

0m 6л. IB Фиг. г

и

зоп О

0

О

П о

VK

т

J

о

о

Claims (2)

1. УСТРОЙСТВО ДЛЯ ПОВОРОТА ВЕКТОРА, содержащее четыре регистра, два сдвигателя, два сумматора, блок памяти, блок управления, счетчик коррекции, шифратор, блок вычитания, группу пороговых элементов, приоритетную схему, регистр инкрементных приращений, накапливающий сумматор и цифроаналоговый преобразователь, вход и выход которого соединены соответственно с выходом накапливающего.сумматора и вычитающим входом блока вычитания, суммирующий вход, знаковый выход и информационный выход блока вычитания подключены соответственно к аналоговому входу устройства,входу приращения накапливающего сумматора и входам пороговых элементов группы, выходы которых соединены с входами приоритетной схемы, выход которой подключен к информационному входу регистра инкрементных приращений, выход накапливающего сумматора соединен с информационным выходом устройства, первый информационный выход блока памяти подключен к ин формационному входу счетчика коррек ции, информационный и установочный входы устройства .соединены соответственно с первыми информационными входами и установочными входами первого и второго регистров, вторые информационные входы которых подключены к выходам соответственно первого и второго сумматоров, первый и второй информационные входы первого сумматора соединены с выходами соответственно третьего регистра и второго сдвигателя, первый и второй информационные входы второго сумматора подключены к выходам соответ, три элемента И, И-НЕ, элемент задержки и ИЛИ, первый и второй входы которого подключены соответк прямому выходу первого ственно четвертого регистра и первого сдвигателя, информационные входы первого и второго сдвигателей соединены с выходами соответственно перво го и второго регистров, отличающееся тем, что, с целью повышения быстродействия, оно содержит шифратор, а блок управления включает мультивибратор, два тригг гера,_счетчик-делитель, дешифратор нуля, одновибратор элемент элемент и выход ственно триггера выходу дешифратора нуля и первому входу первого элемента И, запускающий вход устройства соединен с входом установки 0 накапливающего сумматора, входом сброса счетчика-делителя, входом мультивибратора и первым входом второго элемента И, горой вход и выход которого подключены соответственно к выходу счет- чика коррекции и установочному входу первого триггера, выход мультивибра- . тора соединен с вторым входом первого элемента И и входом элемента задержки,/ выход которого подключен к Кёрвому входу элемента И-НЕ, счетный вход и информационный выход счетчи ка-делителя соединены соответственно с выходом первого элемента И и входом дешифратора нуля, выход пере- . носа- счетчика-делителя подключен к тактирующим входам блока вычитания, регистра инкрементных приращений и накапливающего сумматора и входу одновибратора, выход которого соединен с вторым входом элемента И-НЕ, первым входом третьего элемента И, установочным входом второго триггера, входом сброса первого триггера и установочным входом счетчика коррекции, выход элемента И-НЕ подключен к второму входу третьего элемента И, тактирующему входу второго триггера и счетному входу счетчика коррекции, информационный вход и выход второго триггера соединены соответственно с шиной нулевого потенциала и управляющими входами третьего и четвертого регистров, третий вход и выход третьего элемента И подключены соответственно к инверсному выходу первого триггера и управляющим входам первого и второго регистров, выходы которых соединены соответственно с информационными входами третьего и четвертого регистров и первым и вторым выходами кода координат устройства, вход . шифратора подключен к выходу регист ра инкрементных приращений, выход шифратора'-соединен с адресным входом блока памяти и управляющими входами первого и второго сдвигателей, второй информационный выход блока памяти подключен к информационному входу накапливающего сумматора, а знаковый выход блока вычитания соединен с управляющими входами первого и второго сумматоров.

2.·Устройство по п.1, о т л ичающееся тем, что блок вычитания содержит два сумматора, .нуль-орган, триггер, масштабный ре‘зистор и ключ, причем первый и второй входа первого сумматора подключены соответственно к суммирующему и вычитающему входам блока, выход первого сумматора соединен с первым входом второго сумматора, входом нуль-органа и через масштабный резистор с входом ключа, выход которого подключен к второму входу второго сумматора, выход второго сумматора соединен с информационным выходом блока, выход нуль-органа подключен к управляющему входу ключа и информационному входу триггера, синхровход и выход которого соединены соответственно с тактирующим входом и знаковым выходом блока.