SU1658376A1

SU1658376A1 - Рекурсивный цифровой фильтр

Info

Publication number: SU1658376A1
Application number: SU894725607A
Authority: SU
Inventors: Павел Александрович Брандис; Геннадий Алексеевич Поляков; Василий Николаевич Пехота; Петр Васильевич Тухто
Priority date: 1989-07-27
Filing date: 1989-07-27
Publication date: 1991-06-23

Abstract

Изобретение относитс к радиотехнике, в частности к цифровой обработке радио-, гидро- и звуколокационных сигналов, и может быть применено дл цифровой фильтрации в реальном масштабе времени сигналов с высокой частотой дискретизации. Цель изобретени - повышение быстродействи . Рекурсивный цифровой фильтр содержит регистры 1-3 сдвига, блоки 4 задержки, блоки 5 элементов И, группы 6 элементов И, блок 7 пам ти коэффициентов, конвейерный преобразователь 8 многострочного кода и сумматор 9. На вход 10 подаетс входной сигнал, на вход 11 - последовательность тактовых импульсов, а на вход 12 - адрес, осуществл ющий выбор импульсной характеристики. Повышение быстродействи достигаетс за счет выполнени преобразовател 8 многострочного кода конвейерным . 1 з.п. ф-лы, 6 ил.

Description

И

Фиг.1

О

ел

00 GJ XJ О

13

Изобретение относитс к радиотехнике , в частности к цифровой обработке сигналов, и может быть применено в радиолокации , св зи и других област х техники дл согласованной фильтрации сигналов с высокой частотой дискретизации.

Цель изобретени - повышение быстродействи .

На фиг. 1 приведена электрическа структурна схема рекурсивного цифрового фильтра; на фиг. 2 - электрическа структурна схема конвейерного преобразовател многострочного кода: на фиг. 3 и 4 - матрица частичных произведений, формирующихс на выходной шине одной из групп элементов И и одного из блоков элементов И при разр дности входных данных и коэффициентов импульсной характеристики, равной 4; на фиг. 5 - результирующа матрица частичных произведений на входе конвейерного устройства грузового суммировани ; на фиг. 6 - процесс преобразовани многострочного кода в ступен х преобразовани конвейерного преобразовател много- строчного кода.

Рекурсивный цифровой фильтр (фиг.1) содержит первый 1, второй 2 и третий 3 регистры сдвига, блоки 4 задержки, блоки 5 и группы 6 элементов И, блок 7 пам ти коэффициентов , конвейерный преобразователь 8 многострочного кода и конвейерный сумматор 9. Кроме того, в состав фильтра вход т сигнальный вход 10, вход 11 тактовых импульсов, адресный вход 12, первый 13 и второй 14 выходы.

Конвейерный преобразователь 8 многострочного кода (фиг.2) содержит ступени 15, преобразовани , состо щие из блоков сумматоров 16 и блоков регистров 17. Блоки сумматоров 16 содержат трехвходовые одноразр дные сумматоры 18.

Фильтр работает следующим образом. Выходной эффект на 1-м шаге определ етс в соответствии с извесной формулой

WI-YI+ §

р 1

W|-r

Из этого выражени следует, что дл получени очередного дискрета выходного сигнала необходимо иметь М предыдущих значений выходного сигнала. Реализаци этого алгоритма ограничивает быстродействие рекурсивного цифрового фильтра, поскольку вычисление 1-го выходного дискрета может быть начато только после получени предыдущего (1-1)-го выходного дискрета. Преобразуем это выражение, полага , что

несколько предыдущих значений выходного эффекта еще не получены. Дл простоты будем считать, что . Тогда

Wi YI + Bi Wi-i + 82 Wi-2 Yi -i- Bi (Yi-i + Bi Wi-2 + 82 Wi-з) + + 82 Wi-2 Yi + Bi YM + (B2 + 62) Wi-2 + + 81 62 Wi-3.

Введем обозначени

Wi - YI + Ci YM + di WI-2 + d2Wi-3. где Ci Bi;

di Bi +82, .

Сейчас 1-й выходной дискрет может

быть получен, если вычислены (1-2)-й, (1-3}-й

выходные дискреты. Аналогично можно

найти соотношение дл получени 1-го дискрета через (-3)-й, (-4)-й выходные дискреты

Wi Yi + Ci YM + Сг YI-Z +

+ di Wi-з + d2 Wi-4, гдеС1 В1;

C2 Bi + 82:

di Bi + Bi 82;

d2 82 (81 + 82).

Несложно показать, что если в конвей- ерной структуре содержитс L ступеней преобразовани (при наличии 1-го дискрета YI на входе и на выходе формируетс W(i-2)- й выходной дискрет), то можно получить соотношение дл вычислени 1-го выходного дискретачерез(1-Ј}-йи(1-Л -1)-й выходные дискреты. В общем случае (при ) можно записать

40

W| - Yi + J Се Y i-e-1 +

i 1

+ 2 dv W|-2-v + 1.

v 1

ц соответствии с этим ал горитмом организована работа фильтра. На сигнальный вход 10 рекурсивного фильтра поступает очередной дискрет Yi входного сигнала. С третьего регистра 3 сдвига снимаютс задержанные дискреты входного сигнала YM, Yh2, Yi-2. Очередной и задержанные дискреты входного сигнала поступают на вторые входы соответствующих групп элементов И 6i, 626(1, на первые входы которых с бло«а 7 пам ти коэффициентов поступают весовые коэффициенты С. На выходной шине

каждой группы элементов И 6i, 626/j

формируетс матрица частичных произведений в виде многострочного кода. Вид такого кода дл разр дности входных данных и коэффициентов, равной четырем, представлен на фиг. 3. На фиг. 3 точками обозначены двоичные цифры, сверху проставлены номера разр дов.

С конвейерного преобразовател 8 многострочного кода снимаетс выходной дискрет, представленный двухстрочным кодом, причем перва и втора строки этого кода поступают на первые блоки 4 задержки, соответствующих регистров 1 и 2 сдвига. На входы блоков 5i, 625М элементов И поступают с соответствующей задержкой с первого 1 и второго 2 регистров сдвига предшествующие выходные дискреты, представленные двухстрочными кодами. При этом перва и втора строки этого кода поступают соответственно на второй и третий входы блоков 5 элементов И, на первые входы которого поступают весовые коэффициенты с блока 7 пам ти коэфэфициентов. На выходе каждого блока 5 элементов и формируетс матрица частичных произведений в виде многострочного кода. Вид такого кода дл разр дности входных данных и коэффициентов; равной четырем, представлен на фиг. 4.

Операци суммировани результатов умножений выполн етс в конвейерном преобразователе 8 многострочного кода следующим образом.

Многострочные коды с блоков 5 и групп 6 элементов И образуют на входе конв эйер- ного преобразовател 8 многострочного кода результирующий многострочный код, вид которого при оговоренных услови х дл и if 3 представлен на фиг. 5. В конвейерном преобразователе 8 многострочного кода за тактов (в /,, ступен х преобразовани ) осуществл етс последовательное преобразование многострочного кодч в двухстрочный. В момент ступени 15 преобразовани многострочный код поступает на блоки трехвходовых одноразр дных сумматоров 16, а результаты преобразовани запоминаютс в блоках регистров 17 этой же ступени 15 преобразовани . На фиг. 6 показан процесс преобразовани многоступенчатого кода, изображенного на фиг. 5, в двухстрочный код, причем рамками на фиг. ба обведены числа, подаваемые на вход одного трехвходового одноразр дного сумматора 18. Как следует из анализа фиг. 6, исходный многострочный код за шесть тактов (номера тактов обозначены цифрами слева) будет преобразован в двухстрочный код. Таким образом, дл указанных условий конвейерный преобразователь многострочного кода должен содержать jL. 6 ступеней 15 преобразовани .

Двухстрочный код с конвейерного преобразовател 8 многострочного кода, соот5 ветствующий (I- Ь)-му выходному дискрету Wi-2, может быть сн т с второго выхода фильтра 14, при необходимости представлени результата фильтрации традиционным однострочным кодом используетс первый

0 выход фильтра 13, вл ющийс выходом конвейерного сумматора 9. Последний обеспечивает преобразование двухстрочного кода в однострочный код. Синхронна циркул ци информации в конвейерной

5 структуре фильтра обеспечиваетс тактовыми импульсами, поступающим на вход 11 тактовых импульсов фильтра.

Claims

01. Рекурсивный цифровой фильтр, содержащий первый и второй регистры сдвига , каждый из которых содержит М-1 последовательно соединенных блоков задержки , где М - пор док рекурсивного циф5 рового фильтра, М блоков элементов И, каждый из которых содержит первую и вторую группы элементов И, первые входы которых вл ютс первым входом блока элементов И, втора - третьим входом, и

0 выходом которого вл ютс вторые входы элементов И первой и второй групп и выходы элементов И обоих групп соответственно , преобразователь многострочного кода, входы которого соединены с выходами

5 блоков элементов И, конвейерный сумматор , первый и второй входы которого соединены с первым и вторым выходами преобразовател многострочного кода, и блок пам ти коэффициентов, 1-й выход ко0 торого, где i 1,-М, соединен с первым входом i-ro блока элементов И, второй вход которого, за исключением второго входа первого блока элементов И, соединен с выходом (1-1)-го блока задержки пер5 вого регистра сдвига, а второй вход первого блока элементов И соединен с входом первого блока задержки первого регистра сдвига, причем тактовые входы блоков задержки первого и второго регистров сдви0 га и блока пам ти коэффициентов вл ютс тактовым входом рекурсивного цифрового фильтра, отличающийс тем, что, с целью повышени быстродействи , преоба- эователь многострочного кода выполнен

5 конвейерным, содержащим ступеней преобразовани ,/, 1, и введены третий регистр сдвига, содержащий/j -1 последовательно соединенных блоков задержки и /j групп элементов И, первый вход J-й из

которых, где J 1, L , соединен с Q+MJ-м выходом блока пам ти коэффициентов, второй вход первый группы элементов И соединен с входом первого блока задержки третьего регистра и вл етс входом рекурсивного цифрового фильтра, второй вход К- й группы элементов И, где К 2, L, соединен с выходом (К-1)-го блока задержки третьего регистра, а выходы /, групп элементов И подключены с соответствующим входом конвейерного преобразовател многострочного кода, первый и второй выходы которого соединены с входами первых блоков задержки первого и второго регистров сдвига соответ- венно, причем тактовые входы блоков задержки третьего регистра и конвейерных сумматоров и в преобразователе многострочного кода соединены с тактовым входом рекурсивного цифрового фильтра.
2. Фильтр по п. 1,отличающийс тем, что в конвейерном преобразователе многосГгрочного кода кажда ступень содержит блоки сумматоров и блоки регистров, состо щие из трехвходовых одноразр дных

76 54 Ь 8

сумматоров и регистров одинаковой массы d, где d - номер разр да, причем d-й разр д входа конвейерного преобразовател многострочного кода соединен с входом d-ro

блока сумматоров первой ступени преобразовани , выходы трехвходовых одноразр дных сумматоров соответствующих блоков сумматоров объединены в шину сумм и шину переносов d-ro блока сумматоров и соединены соответственно с входами d-ro и (d+1)-ro блока регистров первой ступени преобразовани , а к входу d-ro блока сумматоров n-й ступени преобразовани (п - 2,Ј,) подключен выход d-ro регистров (п-1)-й ступени преобразовани , причем первым и вторым выходами конвейерного преобразовател многоступенчатого кода вл ютс объединенные в соответствующие шины выходы сумм и переносов блоков регистров

последней ступени преобразовани , а тактирующие входы регистров всех ступеней преобразовани вл ютс тактовым входом конвейерного преобразовател многострочного кода.

7 6 5 4 Ъ I 1

7654521

/-.-,-. - /....

//

/ S

/-.- т т 7

ij // / /

у

/- ----7 /....

//

/ ; ; ; v

.-.-.7 ч...... v

:::../

н . . . / - ; /

4 . / Фиг 5

V

1 в 5 4 з г

I

Риг 6

9&7&54521

Р

Ј