SU1698953A2 - Нерекурсивный цифровой фильтр-дециматор - Google Patents
Нерекурсивный цифровой фильтр-дециматор Download PDFInfo
- Publication number
- SU1698953A2 SU1698953A2 SU894706374A SU4706374A SU1698953A2 SU 1698953 A2 SU1698953 A2 SU 1698953A2 SU 894706374 A SU894706374 A SU 894706374A SU 4706374 A SU4706374 A SU 4706374A SU 1698953 A2 SU1698953 A2 SU 1698953A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- digital filter
- digital
- input
- register
- impulse response
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение относитс к цифровой технике и может быть использовано в системах цифровой обработки радиосигналов. Цель изобретени - повышение быстродействи и расширение функциональных возможностей . Устройство содержит блок 1 цифровых фильтров, коммутатор 2, умножитель 3, сумматор 4, регистр 5, посто нное запоминающее устройство 6, генератор 7 тактовых импульсов и делитель 8 частоты. Использование полиномиальной формы представлени импульсной характеристики цифрового фильтра позво ет реализовать его по эффективной рекурсивной схеме. При этом число операций ожени определ етс не пор дком цифрового фильтра, а степенью полинома описывающего импульсную характеристику. 4 ил.
Description
(Л
С
О
о
00
о с со
фиг.1
ю
Изобретение относитс к цифровой технике , может быть использовано в системах цифровой обработки радиосигналов и вл етс усовершенствованием изобретени по авт. св. Мг 1109890.
Цель изобретени - повышение быстродействи и расширение функциональных возможностей путем многовариантной обработки сигнала.
На фиг. 1 приведена электрическа структурна схема нерекурсивного цифрового фильтра-дециматора; на фиг. 2 - алгоритм вычислений блока цифровых фильтров; на фиг. 3 - временные диаграммы сигналов делител частоты; на фиг. 4 -- структурна электрическа схема блока цифровых фильтров.
Нерекурсивный цифровой фильтр-де- циматор содержит блок 1 цифровых фильтров , коммутатор 2, умножитель 3, сумматор 4, регистр 5, посто нное запоминающее устройство б, генератор 7 тактовых импульсов и делитель 8 частоты.
Блок 1 цифровых фильтров образуют регистры 9-13 и сумматоры 14-16.
Нерекурсивный цифровой фильтр-де- циматор работает следующим образом.
Известно, что передаточна функци нерекурсивного цифрового фильтра имеет вид
Н(2 Ј hkZ
k -О
-k
0)
где hk (, 1,2N) - коэффициенты импульсной характеристики, которую в полиномиальной форме можно представить следующим образом;
м hk Јbjkj,
(2)
где bj - параметры импульсной характеристики . Тогда
H(Z
-Ь,2
) 0 k
Така запись соответствует параллельной структуре цифрового фильтра со звень ми
§
. 1... .М. (4)
k 0
Импульсные характеристики звеньев линейно независимы, поэтому они могут со
ставить базис множества импульсных характеристик , представленных в форме линейных комбинаций базовых импульсных характеристик.
Уменьшение числа арифметических операций возможно при переходе от пр мой к рекурсивной форме переходных функций звеньев, дл чего применимо биномиальное разложение коэффициентов импульсных характеристик базовых звеньев;
k1- U- 1) М}1- i (k-lf (5)
Тогда получаем
20
G(0)(Z 1-Z-N 1 (Ь 1-Z
(6)
25
G(1)(Z)Z 1 2(k-1))+Z-inЈZ- k-1) (7)
k 1
Из этого соотношени следует
0
5
G(1)(Z)Z-1G(0)(ZHN+1)Z-(N+1).
1
1 -Z
Аналогично находим
G(2)(Z)(G(0)(Z)+2G(1)(Z))- (N+1) 1
1 -Z
-- I
в общем случае nuWw.
)4
.(8)
(9)
л
+Z
-1 V J1 . R%YI1
(z)irz
0
5
5
, 1М.
Така форма представлени передаточных функций звеньев вы вл ет возможность использовани предыдущих вычислений.
Действительно, из (10) следует алгоритм
Y{J)((nTKN+1)lX(nT-NT-T)+
). ()
где Х(пТ) - отсчет входного сигнала;
Y( 1М) - отсчеты выходных
сигналов.
Система рекуррентных уравнений (11) вл етс алгоритмом блока 1, который можно реализовать без умножителей, положив
, P-целое .(12)
На фиг. 2 показана структура алгоритма блока 1 при .
Алгоритм вычислени выходного сигнала всего устройства следует из (3).
Y(
nT) $
(l)(nU
и может быть осуществлен в устройстве дл реализации нерекурсивного цифрового фильтра.
Алгоритм цифрового фильтра с полиномиальной импульсной характеристикой, представленной выражени ми (11) и (13), удобен дл реализации многовариантной обработки входного сигнала. Дл этого достаточно изменить значени параметров bj, , 1М в (13), ничего не мен в (11):
Yi(nT) b;(VVr),2L , (14)
j o
На фиг. 1 представлена электрическа структурна схема устройства.
Входной сигнал Х(пТ) поступает на вход блока 1, отсчеты сигналов на выходах которого последовательно подаютс на первый вход умножител 3 посредством коммутатора 2, управл емого сигналом с третьего выхода делител 8. На второй вход умножител 3 также последовательно подаютс параметры импульсных характеристик фильтра из посто- нного запоминающего устройства 6. С помощью сумматора 4 и регистра 5 осуществл етс суммирование произведений , поступающих из умножител 3. Генератор 7 и делитель 8 вырабатывают сигналы, управл ющие работой всего устройства. Выходной сигнал Yi(nT), , 2L, снимаетс с
второго выхода регистра 5. Положим дл определенности , , . При этом импульсна характеристика цифрового фильтра описываетс параболой, кажда реализаци входного сигнала, состо ща из 32 отсчетов, обрабатываетс два раза. Посто нное запоминающее устройство 6 содержит шесть параметров: bo 0 : ЬоС1); bi(1); b2(1).
Генератор 7 вырабатывает последовательность тактовых импульсов, следующих с частотой ЦМ+1) (фиг. За), где тд - частота дискретизации входного сигнала.
Делитель 8, реализованный как счетчик с посто нным коэффициентом пересчета, выдает последовательность импульсов с частотой (фиг. 3,6) на первом выходе и с частотой (фиг. Зв) на втором выходе; на третьем выходе в каждом такте по вл ютс кодовые комбинации пересчета счетчика (фиг. Зг).
Отсчет Х(пТ) входного сигнала поступает на вход блока 1; частота сигнала строби- ровани fcipo6 ffl.
Сигналы на выходе блока 1 коммутируютс на первый вход умножител 3 поочередно с частотой, равной бтд. одновременно из по
ц
1П
15
20 25 30
35 40
45
50 55
сто нного запоминающего устройства 6 считываютс параметры импульсных характеристик bk , 1-1, 2, , 1, 2, на второй вход умножител 3, в зтом же такте производитс суммирование произведени в сумматоре 4 с занесением в регистр 5 следующим тактовым импульсом.
Импульс серии частоты 2тд заканчивает первый вариант обработки входного сигнала , обеспечива сброс регистра 5 и сьем первого результата с второго выхода.
Затем процедура фильтр,ции повтор етс дл второго варианта.
Схема блока 1 приведена на фиг. 4.
Регистр 9 осуществл ет прием отсчета входного сигнала Х(пТ) и поддерживает отсчет выходнот сигнала Y1 (пТ) в течение времени, равного периоду дискретизации; регистр 10 служит дл задержки входного сигнала на (N+1) периодов дискретизации; регистры 11-13 вместе: с соответс гвующими сумматорами образуют интеграторы, необходимые дл вычислени значений выходных сигналов блока 1.
Код отсчета сигнала с выхода регистра 10 передаетс в инверсной форме ча сумматор 14 без сдвига, на суммам еры 15 и 16 - со сдвигом влево соответственно на 5 и 10 разр дов. Со сдви м влево на 1 разр д передаетс код G -X t.a из регистра 12 в сумматор 15.
На тактовъ.е входы регистров 9-13 одновременно подаетс упр&с-л ющий сигнал занесени числа в регистр. При зтом в регистр 9 заноситс отсчет входного сигнала X(nT), f в регистры 11-13 соответственно - сигналы Y 0)(n-T). Y()(nT-T), Y().
В регистре 10 происходит сдвиг информации , и на выходе можно считывать отсчет X(nT-NT-T).
Таким образом, использование полиномиальной формы представлени импульсной характеристики позвол ет реализовать цифровойфитьтр поэффективней рекурсивной схеме. При этом увеличиваетс быстродействие тем значительнее, чем больше разница между пор дком цифрового филет- ра и степенью полинома, описывающего его импульсную характеристику. Вычисление суммы произведений в конце процедуры цифровой фильтрации удобно дл организации многозариантной обработки сигнала. В этом случае быстродействие предлагаемого фильтра мож: о увеличить в N/(M+1)L раз по сравнению с известным.
Claims (1)
- Формула изобретени Нерекурсивный цифровой фильтр-де- циматор по авт. сз. № 1109890, отличающийс тем, что, с целью повышенибыстродействи и расширени функциональных возможностей за счет многовариантной обработки сигнала, между входом фильтра и первым входом умножител введены последовательно соединенные блокХ(лТ)цифровых фильтров и коммутатор, причем тактовый вход блока цифровых фильтров и управл ющий вход коммутатора подключены к второму и третьему выходам делител частоты соответственно.Ут(пТ)Фиг. 2Фие.З. 1Фиг. 4
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894706374A SU1698953A2 (ru) | 1989-06-14 | 1989-06-14 | Нерекурсивный цифровой фильтр-дециматор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894706374A SU1698953A2 (ru) | 1989-06-14 | 1989-06-14 | Нерекурсивный цифровой фильтр-дециматор |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1109890 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1698953A2 true SU1698953A2 (ru) | 1991-12-15 |
Family
ID=21454737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894706374A SU1698953A2 (ru) | 1989-06-14 | 1989-06-14 | Нерекурсивный цифровой фильтр-дециматор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1698953A2 (ru) |
-
1989
- 1989-06-14 SU SU894706374A patent/SU1698953A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1109890, кл. Н 03 Н 17/06. 1982 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970007356B1 (ko) | 비트 직렬 장치 | |
US5339264A (en) | Symmetric transposed FIR digital filter | |
US5745063A (en) | Arrangement for the summation of products of signals | |
SU1698953A2 (ru) | Нерекурсивный цифровой фильтр-дециматор | |
JPH06350399A (ja) | デジタル信号をろ波する方法及びデジタル・フィルタ・アーキテクチャ | |
EP0300684A2 (en) | A digital-to-digital code converter | |
Hu et al. | A bit-level systolic 2D-IIR digital filter without feedback | |
RU2097828C1 (ru) | Программируемый цифровой фильтр | |
EP0476214B1 (en) | Interpolator increasing the output word rate of a digital signal | |
SU830635A1 (ru) | Цифровой фильтр | |
SU686034A1 (ru) | Многоканальное цифровое сглаживающее устройство | |
SU1022326A1 (ru) | Устройство дл синхронизации шумоподобных сигналов | |
SU922721A2 (ru) | Устройство ортогонального преобразовани по Уолшу | |
SU1658376A1 (ru) | Рекурсивный цифровой фильтр | |
SU1401479A1 (ru) | Многофункциональный преобразователь | |
SU1215162A1 (ru) | Цифровой генератор синусоидальных сигналов | |
SU1566472A1 (ru) | Цифровой нерекурсивный фильтр | |
SU657435A1 (ru) | К-значный фазоимпульсатор сумматор | |
SU1483608A1 (ru) | Цифровой нерекурсивный фильтр | |
SU1619298A1 (ru) | Устройство дл ортогонального преобразовани цифровых сигналов по Уолшу на скольз щем интервале | |
SU1285452A1 (ru) | Цифровой функциональный генератор | |
SU1577072A1 (ru) | Устройство дл цифровой фильтрации | |
SU1363249A1 (ru) | Устройство дл цифровой фильтрации | |
SU1488837A1 (ru) | Устройство скользящего спектрально-корреляционного анализа | |
SU1363199A1 (ru) | Генератор случайных чисел |