SU1566472A1

SU1566472A1 - Цифровой нерекурсивный фильтр

Info

Publication number: SU1566472A1
Application number: SU884436825A
Authority: SU
Inventors: Павел Александрович Брандис; Василий Николаевич Пехота
Priority date: 1988-06-06
Filing date: 1988-06-06
Publication date: 1990-05-23

Abstract

Изобретение относитс к радиотехнике. Цифровой нерекурсивный фильтр содержит регистр 1, блок 4 регистров, сумматор 5, блок 6 управлени , блок 7 пам ти, блок 8 регистров сдвига, коммутатор 9. Повышение быстродействи достигаетс введением в фильтр блока 2 элементов И, формирующего многострочный код, и преобразовател 3 кода, преобразующего многострочный код в двустрочный. 2 з.п. ф-лы, 3 ил.

Description

16

(Л

ел

О5

о

4 N3

Фиг.1

Изобретение относитс к радиотехнике , в частности к цифровой обработке радио-, гидро- и звуколокационных сигналов, и может быть приме- нено дл обработки сигналов с высокой частотой дискретизации в радиолокации , навигации, св зи и других област х техники, где возможно применение КИУ-фильтров.

Цель изобретени - повышение быстродействи .

На Фиг. I приведена электрическа структурна схема цифрового нерекурсивного фильтра; на фиг. 2 - структур на электрическа схема блока элементов И; на фиг. 3 - структурна электрическа схема преобразовател кода} :гз Фиг. 4 - вид многострочного кода на выходе блока элементов И, входе и выходе преобразовател кода на Фиг. 5 - преобразование многострочного кода в двустрочньтй в преобразователе кода.

Цифровой нерекурсивный фильтр со- держит регистр 1, блок 2 элементов И, преобразователь 3 кода, блок 4 регистров , сумматор 5, блок 6 управлени , блок 7 пам ти,блок 8 регистров сдвип коммутатор 9, вход 10, вход 1 1 началь ной установки, вход 12 установки по - р дкт, тактовый РХОЛ 13, вход 14 -ian;i си коэффициентов, вход 15 разрешени записи коэффициентов и выход 16.Блок

2элементов И содержит элементы И 17,, . . . 1 7 m т , Преобразорателъ i ода

3содержит группы блоков сумматоров 8, состо щие из блоков сумматоров 19 каждый из которых содержит трехвходо- вые одноразр дные сумматоры 20.

Цифровой нерекурсивный фильтр работает следующим образом.

Предварительно блок 7 пам ти при наличии сигналов разрешени на входе 15 с входа 14 занос тс кон -танты а0, а,,..., м, Филь1ра соответственно по адресам М-1, М-2,,.,,1,0. В рабочем режиме устройство работает в соответствии с уравнением нерекурсивного Фильтра

Ml Уп ; ,

xn , у - .входы чисел текуших отсчетов входного и выходного CHI палов устройства соответст- венчо;

с

5 0

5 о

п

5

0

5

а; - константы Фильтра, М - пор док фильтра.

На вход 12 подаетс число М-1, равное уменьшаемому на единицу пор дку фильтра. Затем на вход 11 подаетс сигнал Логическа 1, соответствующий режиму начальной установки . При этом с первого и четвертого выходов блока 6 управлени выдаютс единичные сигналы. В первом такте работы (т.е. после первого тактового импульса) тактовых интервалов , формируемых тактовыми импульсами , которые подают на вход 13, сигнал начальной установки с входа 11 снимают, перевод этим устройство в рабочий режим. При этом на шестом выходе блока 6 управлени выдаетс управл ющий сигнал. Одновременно с п того выхода блока 6 управлени по- - туплют тактовые импульсы. В последнем М-м такте рабочего цикла с первого выхода блока 6 управлени выдаетс управл ющий сигнал, а на третьем выходе блока 6 управлени устанавливаетс сигнал, равный единице. Далее рабочий цикл повтор етс в рабочем pi жиме (т.е. на первом входе блока управлени 6 действует сигнал Логи- ч ее кий fi , соответствующий рабочему ре/ьпму).

По управл ющим сигналам с блока 6 в режиме начальной установки цифровой код текущего отсчета входного еигнапа записываетс в регистр 1, происходит сброс блока 8 регистров сдви- 1 а в нуль и устройство переводитс в рабочий режим сн тием сигнала начальной установки с входа 11. В первом такте рабочего цикла число из регистра 1 умножаетс в блоке 2 элементов И на константу а0 фильтра, результат умножени ajXh-1 в виде многострочного кода (матрицы частичных произведений) поступает на вход преобразовател 3 кода, на который посту1 .чет также двустрочный код с блока 8 регистров сдвига. На фиг.4 а и 45 показаны соответственно матрица частичных произведений, поступающа с блока 2, и двустрочный код, поступающий с блока 8. Результирующий многострочный код (шестистрочный) на входе преобразовател 3 кода показан на фиг .4 .

Преобразователь 3 кода содержит группы блоков сумматоров 18, состо щие из блоков сумматоров 19, объедин ющие трехвходовые одноразр дные сумматоры 20 одинакового веса. В этом блоке осуществл етс последовательное (за несколько тактов работы) преобразование многострочного кода в двустрочный . На диаграммах этого преобразовани (фиг.5) рамками обведены числа, подаваемые на вход одного трехвходового одноразр дного сумматора 20. Слева проставлены номера тактов преобразовани . Многострочный код (фиг.) за три такта трехвходового одноразр дного сумматора 20 преобразуетс в двустрочный код (фиг.5). Сформированный двустрочный код с преобразовател 3 кода записываетс в блок 4 регистров путем подачи импульса записи с шестого выхода блока 6. Двустрочный код результата, записанный в блок 4, с помощью сумматора 5 преобразуетс к однострочному коду, причем на первый вход сумматора 5 подаетс перва строка, а на второй вход - втора строка двустрочного кода. Однострочный код на выходе сумматора 5 есть результат фильтрации на данном такте работы устройства .

После записи кода в блок 4 (одновременно с работой сумматора 5) осуществл етс М-1 сдвигов по кольцу содержимого блока 8 через преобразователь 3 кода и коммутатор 9. Синхронно с сдвигами на второй вход блока 2 элементов И подают константы а0, а, . ..,ай. 4 из блока 7. На выходе блока 2 элементов И формируютс произведени числа из регистра 1 на константы Фильтра (в виде многострочного кода) Полученные произведени суммируют с соответствующими двустрочными кода- Ми чисел с выхода блока 8 и занос тс в него двустрочным кодом с выхода преобразовател 3 кода через коммутатор 9, на управл ющий вход которого поступают импульсы с третьего выхода блока 6.

Коммутатор состоит из двух групп элементов 2И, первые входы элементов 2И обеих групп соединены между собой и вл ютс управл ющим входом коммутатора . Вторые входы элементов 2И обеих групп элементов объединены в шину и вл ютс информационным входом коммутатора 9. Входы обеих групп элементов 2И обт единены в шину и вл ютс выходом коммутатора 9. Кажда

0

5

из групп элементов 2И коммутирует одну из строк двустрочного кода.

В последнем М-м такте рабочегр цикла в блок 8 регистров сдвига записываетс произведение ад,,хп, а в регистр J осуществл етс запись нового значени текущего отсчета входного сигнала. Сдвиг информации (двустрочного кода) в блоке 8 регистров сдвига осуществл етс под воздействием тактирующих импульсов, поступающих с п того выхода блока 6. В М-м такте рабочего цикла производитс установка в нуль блока 4 путем подачи сигнала с шестого выхода блока 6. Далее рабочий цикл устройства повтор етс .

Claims

20 Формула изобретени

5

0

5

0

5

0

5

I. Цифровой нерекурсивный Фильтр, содержащий блок пам ти, регистр,вход которого вл етс входом цифрового нерекурсивного фильтра, входами записи и разрешени записи коэффициентов которого вл ютс информационный вход и вход разрушени записи блока пам ти соответственно, блок регистров, сумматор, блок регистров сдвига, коммутатор, выходы которого соединены с входами блока регистров сдвига, и блок управлени , первый, второй и третий входы которого вл ютс входами начальной установки, установки пор дка и тактовым входом цифрового нерекурсивного фильтра соответстственно, а выходы блока управлени с первого по шестой соединены с входом записи регистра, адресным входом блока пам ти, управл ющим входом коммутатора, входами сброса и записи блока регистров сдвига и входом записи блока регистров соответственно , отличающийс тем, что, с целью повышени быстродействи , введены блок элементов И, первый и второй входы которого соединены с выходами регистра и блока пам ти соответственно, и преобразователь кода, входы которого соединены с соответствующими выходами блока элементов И и блока регистров сдвига, а выходы преобразовател кода соединены с соответствуюшими входами коммутатора и блока регистров, входы которого соединены с входами сумматора, выход которого вл етс выходом цифрового нерекурсивно:о фильтра.
2. Фильтр по п. 1, отлича ю- Щ и и с тем, что блок элементов И содержит т,-гаЈ элементов И, где ш, и т - разр дности кодов входного сигнала и коэффициента импульсной характеристики цифрового нерекурсивного фильтра соответственно, причем входом 1-го разр да (i 1,2,..., m4) второго входа блока элементов И вл ютс первые входы элементов И с номерами г, i (r - 1,2,...,т,), вхо- , дом j-fo разр да (j 1 ,2,. . . ,-т„ ) первого входа блока элементов И вл ютс вторые входы элементов И с номерами j, р (р l,2,...,me), a выходы элементов И с номерами u,v О I &v«im2), где (d, ,

v

k+1 , d m ,, , d mf,

k 0,1,2,...,

объединены и вл ютс d-м разр дом

Фиг. 2.

JQ 15 20

5

(d - 1,2,..., .j-1) выхода блока элементов И.
3. Фильтр по п. 1, отлича ю- щ и и с тем, что преобразователь кода содержит группы блоков сумматоров , состо щих из трехвходовых одноразр дных сумматоров.одинакового веса d, где d - номер разр да, причем вход d-ro блока сумматоров первой группы вл етс входом d-ro разр да преобразовател кода (d 1,2,..., , а выходы трехвходовых одноразр дных сумматоров блоков сумматоров вл ютс выходами сумм и переносов , при этом выходы сумм и переносов d-ro блока сумматоров k-й

группы (k 1,2) подключены к

входам d-ro и (d+l)-ro блока сумматоров (k+O-й группы соответствен но, а выходы сумм блоков сумматоров младшего веса и выходы переносов блоков сумматоров последней группы вл ютс соответствующими выходами преобразовател кода.

765432/7 6 J 4 J 2 17 6 S 4 3 2 J

a 5 6

Фиг.З

Фиг Л

в 7 6 f if 327

Фиг. 5