SU1078433A1 - Устройство дл быстрого преобразовани Фурье - Google Patents

Abstract

1,. УСТРОЙСТВО ДЛЯ БЫСТРОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ, содержащее четыре входных регистра, первый сумматор . Четыре регистра произведений, два регистра вектора поворота, коммутатор и блок управлени , причем входы регистров вектора поворота  вл ютс  входами действительной и мнимой частей вектора поворота устройства , выходы регистров произведений подключены к первой группе информационных вхрдов коммутатора, первый выход блока управлени  подключен к входам управлени  сдвигом регистров вектора поворота, второй выход блока управлени  подключен к входам управлени  сдвигом входных регистров , третий выход блока управлени  подключен к управл ющему входу коммутатора , отличающеес  тем, что, с целью повышени  быстродействи  устройства, в него введены второй, третий и четвертый сумматоры , причем первый выход когимутатора подключен к информационным входам первого и второго входных регистров, второй выход коммутатора подключен к информационным входам третьего и четвертого входньк регистров, выходы входных регистров подключены к первым информационным входам соответствующих сумматоров, выходы сумматоров подключены к информационным входам соответствующих регистров произведений, выходы регистров произведений подключены к вторым информационным входам соответствующих сумматоров, последовательные выходы регистров вектора поворота подключены к соответствующим управл ющим входам блока правлени , четвертый выход блока управлени  подключен к входам задани  режима сумматоров, п тый выход блока управлени  подключен к входам управлени  записью первого и третьего регистров произведений, шестой выход блока управлени  подключен к входам управлени  записью второго и четвертого регистров Произведений, втора  и треть  группы информационных входов  вл ютс  входами первого и вто (g рого комплексных опероидов устройст (Л ва, третий и четвертый выходы коммутатора  вл ютс  выходами комплексного результата устройства. 2, Устройство по п. 1, отличающеес  тем, что блок управлени  состоит из четырехразр дного регистра сдвига, трехразр дного счнтчика , двух элементов И и блока посто нной пам ти, причем первые входы элементов И подключены к тактовому входу устррйства, выход первого эле мента И подключен к управл ющему 00 входу регистра сдвига, выход четвертого разр да регистра сдвига подклю4; чен к входу его первого разр да, выоо ход третьего разр да регистра сдвига подключен к второму входу второго со элемента И, выход второго элемента И подключен к входу счетчика, выход Переполнение счетчика подключен к второму входу первого элемента И, управл ющие входы блока управлени  подключены к первой группе адресных входов блока посто нной пам ти, разр дные выходы регистра сдвига подключены к второй группе адресных входов блока посто нной пам ти, выходы блока посто нной пам ти  вл ютс  выходами блока управлени .

Description

Изобретение относитс  к автомати ке и вычислительной технике и предназначено дл  использовани  в аппарате при спектрально-коррел ционном анализе сигналов. Известно устройство дл  быстрого преобразовани  Фурье, содержащее четыре сумматора., три множительных блока, два с мматора-вычитател  и четыре регистра результата , Недостатком такого устройства  в л етс  большой объем оборудовани , св занный о тем., что во врем  выпол нени  операции умножени  четыре оум матора и два cьnvuv aтopa вычитaтeл  бездействуют, кроме того, устройотво ориентировано на выполнение только одного алгоритма пр мого быстрого преобразозани  Фурье, Наиболее близкИЛ техническим решением к изобретению  вл етс  устройство дл  быстрого преобразова ни  Фурье,, содержащее четыре входны регистра, два регистра вектора пово рота, коммутатор, четыре регистра , произведений, бло1с управлени , коммутатор сомножителей, блок умножени  и регистры слагаемых 2j „ Недостатком известного устройства  вл етс  малое быстродействие. Цель изобретени  - поньшение быстродействи  устройства Поставленна  цель достигаетс  тем, что в устройство дл  быстрого преобразовани  Фурье, содержащее четыре входных регистра, парный сум матор, четыре регистра произведений два регистра вектора повороте;, icoM мутатор и блок управлени ,- причем входы регистров зактора псзорота  вл ютс  входами действительной и г.шимой частей вектора поворота устройства , выходы регистров произведений подключены к первой группе информационных входов коммутатора, первый выход блока управлени  подклю чен к входам управлени  сдвигом регистров вектора поворота, второй выход блсха управлени  подключен к вхо дам уггравлэки  сдвигом входньтх per гистров, третий выход блока управлени  подключен к управл ющек- у входу коммутаторе, введены второй, третий и четвертнй су Ф1аторы, причем первы виход KOMuViy та тора подключен к информационным входам первого и второго входных регистров, второй выход коммутатора подключен к информационным входам третьего и четвертого входных регкотров, выходы входньж регистров подключены к первым информационным входам соответс -у-с1л -тк сумматоров, выходы с1.ч 1Мс1торОй пс.пключены к инфор ;Мационныт.5 входам соответствующих ре1ИС7рОБ произведи;:-:;:/.; выходы регистров п.роивве,цй -:н1л го.дключень к вторым кнформационнга в:лс,пам соотретствуюш ,их .1маторов , nocneaoBsiTenbrbTe вы ходы регистров вектора поворота подключены к соответствующим управл ющим входам блока управлени , четвертый выход блока управлени  подключен к входам задани  режима сумматоров, п тый выход блока управлени  подключен к входам управлени  записью первого и третьего регистров произведений , шестой выход блока управлени  , подключен к входам управлени  записью второго и четвертого регистров произведений , втора  и треть  группы информационных входов  вл ютс  входами первого и второго комплексных оперондов устройства, третий и четвертый выходы коммутатора  вл ютс  выходами комплексного результата устройства. Блок управлени  состоит из четырехразр дного регистра сдвига, трехразр дкого счетчика, двух элементов И и блока посто нной пам ти, причем перв.ые входы элементов И подключены к тактовому входу устройства , выход первого элемента И подключен к управл ющему входу регистра , сдвига, выход четвертого разр да регистра сдвига подключен к входу его первого разр да, выход третьего разр да регистра сдвига подключен к второму входу второго элемента И, выход второго элемента И подключен к входу счетчика, выход Переполнение счетчика подключен к второму входу первого элемента И, управл ющие входы блока управлени  подключены к первой группе адресных входов блока посто нной пам ти, разр дные выходы регистра сдвига подключены к второй группе адресных входов блока посто нной пам ти, выходы блока посто нной ПЕСМЯТИ  вл ютс  выходами блока управлени . На фиг, 1 приведена функциональна  схема устройства; на фиг. 2 схема блока управлени . Устройство состоит из четырех входньхх . регистров 1-4, четырех сумматоров 5-8, четырех регистров 9-12 произведений, коммутатора 13, блока 14 управлени , двух регистров 15 и 16 вектора поворота, причем два информаДИОННЫ5С входа 17 и 18 регистров вектора поворота и четыре информационных входа 19-22 коммутатора  вл ютс  входами устройства, а два выхода 23 и 24 коммутатора  вл ютс  выходами устройства . Блок управлени  состоит из элементов И 25 и 26, четырехразр дного регистра 27 сдвига, трехразр дного четчика 28 и блока 29 посто нной па ти , Устройство выполн ет следующие операции (прореживание по частоте): ReA,M , + Ree, , , 1mA,, , ReB,, ,(ReД,-ReB,l-:),(rv,A,-:), 1, 3m6-,,OmW,(ReA,-Ree,VPeW, (lm,,) где A - первое входное комплексное ЧИСЛО; в; - второе входное комплексное число; W - вектор поворота. Устройство работает следующим образом, В исходном состо нии регистры 9 12 произведений обнулены. Коммутатор 13 направл ет в регистры 1 и 2 величину Re А , а в регистры 3 и 4 величину 3т AJ. Суммиру сь с нулевы содержимым регистров 9 - 12 на сумматорах 5-8, эти величины без изменени  записываютс  в регистры 9 - 12. На этом первы{1 такт рабо ты устройства закончен. Коммутатор 13 направл ет в регистры 1 и 2 входную величину RgB , а в- ре|гистры 3 и 4 входную величину IrnB, и на сумматорах 5-8 образуютс  следующие величины: на сумматоре 5 - (ReA +ReB;), на суммато ре б - (ReA,- ReB, ) , на сумматоре 7 - (mA, + ln,Bi ) , на сумматоре 8 - (IrrtAj-tlruB; ) , Величины с выходов сумматоров записываютс  в регистры 9 - 12. С выхода регистров 9 и 11 величины Re А,., и ТгиВ,, , равные соответственно ( ReA; + ReBj) и QmA;+TmB), через коммутатор 13 подаютс  на выходы 23 и 24 устройства соответственно. На этом второй такт работы устройства закончен Коммутатор слагаемых направл ет величину с выхода регистра 10 в регистры 1 и 2, а. с. выхода регистра 12 в регистры 3 и 4, Регистры 9-12 обнул ютс . На этом третий такт работы устройства закончен Затем блок управлени  начинает операцию умножени , одновременно фО1ЯИиру  на регистрах 9-12 четыре величины: ReW; (ReA;-ReB;) , ( Re А;- ReB; ) ,tRe W, , ) ,tDm W; (3mA;-3t,B; ) . /множение длитс  на столько тактов , ,сколько разр дов регистров векторов (в наиболее распространен ном случае восемь разр дов). Частич ные произведени  формируютс  путем сдвигов в регистрах 1 - 4 и записываютс  в регистры 9-12, если соот ветствующий разр д регистра вектора поворота равен единице. Коммутатор 13 направл ет величины с выхода регистра 10 в регистр 3 а с выхода регистра 12 в регистр 1 Величины RP В, и ТтВ, с выходов сумматоров 5 и 7 записываетс  в регистры 9 .и 11, С выхода, регистров 9 и 11 величины Re В,, и через коммутатор 13 подаютс  на выходы 23 и 24 устройства соответственно. На этом последний такт работы устройства закончен. Блок 14 управлени  работает следующим образом. В исходном состо нии на вход регистра 27 сдвига подаетс  логическа  единица, счетчик 28 тактов умножени  сброшен в нуль, на всех выходах блока 29 посто нной пам ти логические нули и, следовательно, не иницируетс  ни одна микроопераци . Через элемент И 25 первый тактовый импульс поступает на вход сдвигов регистра 27, логическа  единица по вл етс  на выходе регистра Qj и из блока посто нной пам ти вызывает код микроопераций, необходимых на первом такте работы устройства. Единица на входе регистра сбрасываетс . Второй тактовый импульс сдвигает единицу из первого разр да регистра во второй, а в первый разр д принимаетс  логический нуль с входа регистра и, таким образом, на всех выходах регистра за исключением выхода а2 присутствуют нули. Наличие логической единицы на выходе Q . вызывает выполнение микроопераций, необходимых на втором такте работы устройства . Третий тактовый импульс сдвигает единицу из второго разр да регистра 27 в третий разр д. Начинаетс  выполнение умножени . В зави Симости от состо ни  ( или О) выходов блоков 15 и 16 на регистры 9-12 произведений либо подаетс  сигнал записи, либо нет. Тактовые импульсы с 4-го по 10-й не измен ют состо ние регистра 27, так как счетчик, начина  с третьего тактового импульса, блокирует прохождение тактовых импульсов на регистр 27. По этим тактовым импульсам происходит увеличение содержимого счетчика и сдвиги вправо во входных регистрах 1 - 4. На каждом из тактовых импульсов 4-10 в зависимости от состо ни  выходов регистров 15 и 16 происходит либо нет запись частичных Произведений в регистры 9-12, При достижении счетчиком 28 двоичного кода 000 (переполнение счетчика ) вновь разрешаетс  прохождение тактовых импульсов на регистр 27 и единичное состо ние переходит из третьего разр да регистра в четвертый разр д. Наличие единицы на выходе Д регистра 27 вызывает выполнение микроопераций, необходимых на 11-м такте работы устройства. Последующие тактовые импульсы запускают сначала описанный процесс. Длительность всего цикла преобразовани  в предлагаемом устройстве

при наличии 8-разр дного умножени  составл ет 11 тактов вместо 34 тактов в известном устройстве, В случае применени  в прототипе умножител 

на сдвигах и сложени х предлагаемое устройство обеспечивает примерно в три раза более высокое быстродействие при меньшем количестве оборудовани .

Claims (2)

1. (57 ) 1 .. УСТРОЙСТВО ДЛЯ БЫСТРОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ, содержащее четыре входных регистра, первый сумматор, четыре регистра произведений, два регистра вектора поворота, коммутатор и блок управления, причем входы регистров вектора поворота являются входами действительной и мнимой частей вектора поворота устройства, выходы регистров произведений подключены к первой группе информационных входов коммутатора, первый выход блока управления подключен к входам управления сдвигом регистров вектора поворота, второй выход блока управления подключен к входам управления сдвигом входных регистров, третий выход блока управления подключен к управляющему входу коммутатора, отличающеес я тем, что, с целью повышения быстродействия устройства, в него введены второй, третий и четвертый сумматоры, причем первый выход коммутатора подключен к информационным входам первого и второго входных регистров, второй выход коммутатора подключен к информационным входам третьего и четвертого входных регистров, выходы входных регистров подключены к первым информационным входам соответствующих сумматоров, выходы сумматоров подключены к информационным входам соответствующих регистров произведений, выходы регистров произведений подключены к вторым информационным входам соответствующих сумматоров, последовательные выходы регистров вектора поворота подключены к соответствующим управляющим входам блока управления, четвертый выход блока управления подключен к входам задания режима сумматоров, пятый выход блока управления подключен к входам управления записью первого и третьего регистров произведений, шестой выход блока управления подключен к входам управления записью второго и четвертого регистров произведений, вторая и третья группы информационных входов являются входами первого и вто- § рого комплексных опероидов устройства, третий и четвертый выходы коммутатора являются выходами комплексного результата устройства.
2. 2. Устройство поп. 1, отличающееся тем, что блок управления состоит из четырехраэрядного регистра сдвига, трехразрядного счвт чика, двух элементов И и блока посто янной памяти, причем первые входы элементов И подключены к тактовому входу устройства, выход первого элемента И подключен к управляющему входу регистра сдвига, выход четвертого разряда регистра сдвига подключен к входу его первого разряда, выход третьего разряда регистра сдвига подключен к второму входу второго элемента И, выход второго элемента И подключен к входу счетчика, выход ’¹ Переполнение счетчика'¹ подключен к второму входу первого элемента И, управляющие входы блока управления подключены к первой группе адресных входов блока постоянной памяти, разрядные выходы регистра сдвига подключены к второй группе адресных входов блока постоянной памяти, выходы блока постоянной памяти являются выходами блока управления.