SU748880A1 - Делитель частоты следовани импульсов с переменным коэффициентом делени - Google Patents

Делитель частоты следовани импульсов с переменным коэффициентом делени Download PDF

Info

Publication number
SU748880A1
SU748880A1 SU772538808A SU2538808A SU748880A1 SU 748880 A1 SU748880 A1 SU 748880A1 SU 772538808 A SU772538808 A SU 772538808A SU 2538808 A SU2538808 A SU 2538808A SU 748880 A1 SU748880 A1 SU 748880A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
input
adder
division factor
recurrence rate
Prior art date
Application number
SU772538808A
Other languages
English (en)
Inventor
Юрий Анатольевич Никольский
Александр Георгиевич Березнев
Яков Васильевич Тарасов
Original Assignee
Предприятие П/Я А-7451
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7451 filed Critical Предприятие П/Я А-7451
Priority to SU772538808A priority Critical patent/SU748880A1/ru
Application granted granted Critical
Publication of SU748880A1 publication Critical patent/SU748880A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

Изобретение относитс  к цифровым устройствам делени  частоты и может быть использовано в цифровых устрой ствах вычислительной техники. Известно устройство дл  делени  частоты на основе счетчика, построе ного по схеме регистр-сумматор, в состав которого входит сдвигающий регистр, сумматор и датчик единичных импульсов. Шход регистра подключаетс  к одному из входов сумматора , а к его другому входу через двухвходрвой вентиль, на вход котор го поступают счетные импульсы, подключаетс  датчик единичных импульсо Третий вход сумматора служит дл  сум1«те1ровани  переноса из Младших разр дов с кодом старших разр дов регистра. Выход сумма подключаетс ко входу сдвигающего регистра, что обеспечивает режим накоплени  резул тата суммировани  Ш . Это устройство работает в режиме импульсов, поступающих на его вход и может обеспечить посто нный коэффициент делени  частоты, определ емый количеством разр дов сдвигающег регистра. Дл  изменени  коэффициента делени  необходимо изменить количество разр дов регистра. Другим недостатком этого устройства  вл етс  тот факт, что коэффициент делени , который может быть получен, определ етс  по закону 2 , где N - количество разр дов регистра. Кроме того, это устройство накладывает ограничени  на частоту входных сигналов, так как дл  каждого импульса, поступающего на вход схемы, необходимо тем большее врем  дл  обработки, чем больше разр дов в регистре . Наиболее близким по технической сущности к предлагаемому  вл етс  делитель частоты, в состав которого вход т генератор импульсов, частота которого подвергаетс  делению, запоминающий регистр, предназначенный дл  записи числа, определ ющего коэффициент делени  устройства, сумматор и регистр суммы дл  выполнени  арифметической операции сложение и хранени  результата суммировани , элемент И, через который при возникновении сигнала переноса с сумматора пропускаетс  импульс с генератора, и триггер, служащий дл  формировани  выходного сигнала 12. Однако при фиксировании числа разр дов регистра не может быть поjiyjeH прлный набор коэ(})фициентов. де лени , определ емых числом возможны сбсто ний регистра, имеют место бие ни  выходной частота, так как емкос р егистра суммы не может быть кратно любому числу, записанному в регистр Целью изобретени   вл етс  расши рение диапазона коэффициента делени С этой целью в делитель частоты следовани  импульсов с переменным коэффициентом делени , содержащий запоминающий регистр, сумматор, регистр суммы/ генератор импульсов, вых(0д которого подключен к первому входу регистра суммы, первому входу сумматора и к первому входу элемент И, выход которого соединен со входо формировател  импульсов, введены да чик единичного сигнала, йход которого соединен с выходом генератора импульсов, а выход - со вторым входом сумматора, и переключающий элемент , первый вход которого соединен с выходом запоминающего регистра, в рой вход - с первым выходом сумматора , третий вход - со вторым выходом сумматора и вторым входом элемента И, а выход через регистр суммы соединен с третьим входом сумматора . На чертеже приведена структурна  электрическа  схема устройства. Оно состоит из запоминающего регистра 1, сумматора 2, регистра 3 суммы, переключающего элемента 4, датчика 5 единичного сигнала, элемента И б, генератора 7 импульсов и формировател  8 импульсов. Работу устройства рассмотрим на примере выполнени  схемы на элементах двоичной логики. Допустим, что регистр 1 и регист 3 суммы содержит N двоичных разр до содержимое регистра 1 установлено и не мен етс  в процессе работы, а содержимое регистра 3 суммы равно нулю. Датчик 5 единичного сигнала в этом случае представл ет собой N-pa р дный регистр, в младшем разр де которого записана единица. Сигнал переноса на выходе .сумматора 2 при этом Отсутствует и ко входу регистр 3 подключен выход сумматора 2. Им1Псул ьс делимой частоты вызывает npOTjecie сложени  содержимого регист ра 3 суим1Ы с единицей. После первог импульса содержимое регистра 3 становитс  равным единице, после второго - двум, после третьего - трем и Т .д. Процесс суммировани  будет длитьс  до тех пор, пока не возник; нет сигнал переноса с сумматора 2, что произойдет при импульс генератора 7. Этот сигнал разрешает прохождение импульса на выход уст ройства йвыэывает перезапись содер жимого регистра 1 в регистр 3 суммы fafe как Переключающий элемент 4

Claims (2)

1.Букреев И.Н. и др. Микроэлектронные цифровых устройств, М., 1975, с. 207.
2.Патент ОйА № 3716794, кл. 328-39, 1973.
SU772538808A 1977-10-28 1977-10-28 Делитель частоты следовани импульсов с переменным коэффициентом делени SU748880A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772538808A SU748880A1 (ru) 1977-10-28 1977-10-28 Делитель частоты следовани импульсов с переменным коэффициентом делени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772538808A SU748880A1 (ru) 1977-10-28 1977-10-28 Делитель частоты следовани импульсов с переменным коэффициентом делени

Publications (1)

Publication Number Publication Date
SU748880A1 true SU748880A1 (ru) 1980-07-15

Family

ID=20730987

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772538808A SU748880A1 (ru) 1977-10-28 1977-10-28 Делитель частоты следовани импульсов с переменным коэффициентом делени

Country Status (1)

Country Link
SU (1) SU748880A1 (ru)

Similar Documents

Publication Publication Date Title
SU748880A1 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
RU2097828C1 (ru) Программируемый цифровой фильтр
SU1004905A1 (ru) Цифровой частотомер
SU842785A1 (ru) Преобразователь последовательногодВОичНОгО КВАзиКАНОНичЕСКОгО МОдифи-циРОВАННОгО КОдА B пАРАллЕльНыйКАНОНичЕСКий КОд
SU465715A1 (ru) Аналого-цифровой фильтр
SU1292007A1 (ru) Коррелометр
SU1352482A1 (ru) Умножитель частоты
SU864583A1 (ru) Полиномиальный счетчик
SU572933A1 (ru) Делитель частоты с дробным коэффициентом делени
SU603988A1 (ru) Устройство дл извлечени корн третьей степени
SU1711158A1 (ru) Генератор случайных чисел
SU928353A1 (ru) Цифровой умножитель частоты
SU877531A1 (ru) Устройство дл вычислени функции Z= @ х @ +у @
SU1319028A1 (ru) Цифровой умножитель частоты следовани импульсов
SU1478209A1 (ru) Устройство дл сравнени чисел
SU792559A1 (ru) Цифровой коррел ционный фильтр
SU888106A1 (ru) Устройство дл возведени в степень
SU930624A1 (ru) Устройство дл задержки импульсов
SU447728A1 (ru) Аппроксиматор
SU758473A1 (ru) Умножитель частоты
SU1697079A1 (ru) Устройство дл умножени чисел по модулю
SU1645954A1 (ru) Генератор случайного процесса
SU800988A1 (ru) Генератор случайного процесса
SU1311022A1 (ru) Аналого-цифровой преобразователь
SU1298831A1 (ru) Умножитель частоты следовани импульсов