SU1080136A1 - Устройство дл умножени - Google Patents

Устройство дл умножени Download PDF

Info

Publication number
SU1080136A1
SU1080136A1 SU833540218A SU3540218A SU1080136A1 SU 1080136 A1 SU1080136 A1 SU 1080136A1 SU 833540218 A SU833540218 A SU 833540218A SU 3540218 A SU3540218 A SU 3540218A SU 1080136 A1 SU1080136 A1 SU 1080136A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
input
multiplier
inputs
outputs
Prior art date
Application number
SU833540218A
Other languages
English (en)
Inventor
Валерий Федотович Гребенников
Вячеслав Валентинович Калугин
Людмила Николаевна Иванова
Original Assignee
Новосибирский электротехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Новосибирский электротехнический институт filed Critical Новосибирский электротехнический институт
Priority to SU833540218A priority Critical patent/SU1080136A1/ru
Application granted granted Critical
Publication of SU1080136A1 publication Critical patent/SU1080136A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ, содержащее регистр множимого, регистр множител , комбинационный сукф атор, регистр произведений, группу элементов И, причем выходы разр дов регистра множимого соединены соответственно с первыми входами элементов И группы, вторые входы которых соединены с выходом младшего разр да регистра множител , вход сдвига которого соединен ,с тактовым входом устройства,выходы элементов И группы соединены соответственно с первой группой информационных входов комбинационного сумматора, втора  группа информационных входов которого соединена с выходами разр дов регистра произведений , входы с первого по (п - 1|-й разр дов которого соединены соответственно с выходами со второго по h-й разр дов комбинационного сумматора , выход переноса которого соеди- р нен с входом п -го разр да регистра ig произведений, отличающее (Л с   тем, что, с целью повышени  быстродействи , в нем вход приема кода регистра произведений соединен с входом сдвига регистра множител ,

Description

00
о Изобретение относитс  к вычисли тельной технике, предназначено дл  умножени  двоичных чисел, представ ленных параллельным кодом, и может быть использовано при построении арифметических устройств специализированных и универсальных ЦВМ. Известно устройство дл  умножени чисел, содержащее регистр множимого , сдвиговый регистр множител , комбинационный сумматор частичных произведений, регистр произведений с цеп ми сдвига вправо, элемент иС Однако это устройство достаточно сложно и обладает невысоким быстродействием . Наиболее близким к предлагаемому  вл етс  устройство дл  умножени , содержащее регистр множимого, выходы которого соединены с первыми вхо дами группы элементов И,вторые вход которых объединены и соединены с вы ходом младшего разр да сдвигового р гистра множител ,а выходы соединены с первыми входс1ми комбинационного сумматора частичных произведений, вторые входы которого соединены с соответствующими выходами регистра произведений, входы регистра произведений соединены с выходами сумматора , причем первый вход соединен со вторым выходом, второй - с треть им, ... (п - 11-й - с п-ым, -ый вход соединен с выходом переноса сумматора, вход приема кода регистра произведений соединен с первым тактовым входом устройства, вход сдвига регистра множител  соединен со вторым тактовым входом устройств ваС2, Это устройство упрощено за счет исключени  цепей сдвига в регистре произведений путем введени  косой передачи с выхода сумматора на вход регистра произведений. Недостатком известного устройства  вл етс  большое врем  выполнени  операции. Быстродействие устройства опреде л етс  выражением t nftj-ttn i) , где 2 . СА соответственн врем  суммировани , врем  приема кода на регистр произведений и врем  сдвига кода в регистр множител , О: - разр дность множител . Сумма с выхода сумматора передаетс  на вход регистра произведений со сдвигом на один разр д вправо, т.е. прием кода в регистр произведе ний и сдвиг числа в этом регистре срвг ещены во времени. Сдвиг множител  производитс  в следующем такте. Цель изобретени  - повышение быстродействи . Поставленна  цель достигаетс  тем , что в устройстве, содержащем регистр множимого, регистр множител , комбинационный сумМатор, регистр произведений, группу элементов И, причем выходы разр дов регистра мно-,, жимого сЪединены соответственно с первымы входами элементов И группы,вторые .входы-которых соединены с выходом младшего разр да регистра множител , вход сдвига которого соединен с тактовым входом устройства, выходы элементов И группы соединены соответс .тйенно с первой группой информационных входов комбинационного сумматора , втора  группа информационных входов которого соединена с выходами разр дов регистра произведений, входы с первого по (h - 11-и разр дов которого соединены соответственно с выходс1ми со второго по ft-ый разр дов комбинационного сумматора, выход переноса которого соединен с входом п-го разр да регистра произведений , вход приема кода регистра произведений соединен с входом сдвиг га регистра множител . На чертеже представлена структурна  схема предлагаемого устройства. Устройство содержит регистр 1 множимого, группу элементов И 2, регистр 3 множител , комбинационный сумматор 4 и регистр 5 произведений. Вход сдвига регистра. 3 множител  и вход приема кода регистра 5 произведений объединены и подвлючены к тактовому входу устройства. Устройство работает по методу , умножени , начина  с младших разр дов со сдвигом суммы частичных проиэ ведений вправо. Если анализируема  цифра младшего разр да множител  равна 1, то к , сумме частичных произведений при- : бавл етс  множимое; если эта цифра равна О, прибавление не производитс , затем производитс  сдвиг суммл частичных произведений вправо на один разр д и сдвиг множител . Эти операции последовательно выполн ютс  дл  всех цифров разр дов множител , начина  с младшего. В исходном состо нии в регистрах 1 и 3 множимого и множител  хран тс  сомножители; комбинационный сумматор 4 и регистр 5 произведений обнулены. В зависимости от значени  О или младшего разр да множител  элеенты И 2 группы либо закрыты, либо ткрыты, и к частичному произведет ию, наход щемус  в комбинационном умматоре 4, прибавл етс  либо нуль, ибо множимое. С приходом тактового импульса олученна  сумма передаетс  с выхоа комбинационного сумматора 4 на регистр 5 произведений со сдвигом tia один разр д вправо. Этот же тактовый импульс управл  ет сдвигом кода множител  на один ,разр д вправо в регистре 3 множител  и на месте анализируемого младше го разр да оказываетс  следующим разр д множител . Суммирование и прием кода на регистр 5 произведений осуществл етс  за один такт. Быстродействие в этом случае определ етс  выражением 4,.n(,)-. Так как операци  сдвига множител  совмещена с оперещией приема, коца частичного произведени  в регистр 5 .Произведений, а врем  суммировани  t -t быстродействие предлагаемого устройства по сравнению с прототипом увеличиваетс  примерно в два раза.

Claims (1)

  1. . УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ, содержащее регистр множимого, регистр множителя, комбинационный сумматор, регистр произведений, группу элементов И, причем выходы разрядов регистра множимого соединены соответственно с первыми входами элементов И группы, вторые входы которых соединены с выходом младшего разряда регистра множителя, вход сдвига которого соединен _с тактовым входом устройства.выходы элементов И группы соединены соответственно с первой группой информационных входов комбинационного сумматора, вторая группа информационных входов которого соединена с выходами разрядов регистра произведений, входы с первого по (п- 1|-й разрядов которого соединены соответственно с выходами со второго по h-й разрядов комбинационного сумматора, выход переноса которого Соеди- с ней с входом п-го разряда регистра $ произведений, отличают еес я тем, что, с целью повышения быстродействия, в нем вход приема кода регистра произведений соединен с входом сдвига регистра множителя.
SU833540218A 1983-01-10 1983-01-10 Устройство дл умножени SU1080136A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833540218A SU1080136A1 (ru) 1983-01-10 1983-01-10 Устройство дл умножени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833540218A SU1080136A1 (ru) 1983-01-10 1983-01-10 Устройство дл умножени

Publications (1)

Publication Number Publication Date
SU1080136A1 true SU1080136A1 (ru) 1984-03-15

Family

ID=21045497

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833540218A SU1080136A1 (ru) 1983-01-10 1983-01-10 Устройство дл умножени

Country Status (1)

Country Link
SU (1) SU1080136A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Самофалов К.Г. и др. Электронные цифровые маиганы. Киев, 1976, с..299, р. 274. 2. Каган Б.м. Электронные вычислительные МсШ1Ины и системы. М., Энерги , 1979, с. 200, р. 6-4 (ПРОТОТИП). . *

Similar Documents

Publication Publication Date Title
SU1080136A1 (ru) Устройство дл умножени
SU734683A1 (ru) Устройство дл умножени п-разр дных чисел
SU991418A2 (ru) Устройство дл умножени двух N-разр дных чисел
SU631919A1 (ru) Устройство дл умножени п-разр дных чисел,представленных последовательным кодом
SU1206773A1 (ru) Устройство дл умножени
SU357561A1 (ru) Устройство для умножения
SU1410024A1 (ru) Устройство дл умножени
SU690477A1 (ru) Цифровое устройство ограничени числа по модулю
SU669353A1 (ru) Арифметическое устройство
SU1115051A1 (ru) Устройство дл вычислени квадрата числа
SU363119A1 (ru) Регистр сдвига
SU1658147A1 (ru) Устройство дл умножени чисел
SU748409A1 (ru) Устройство дл умножени двоично- дес тичных чисел
SU1718215A1 (ru) Устройство дл выполнени векторно-скал рных операций над действительными числами
SU556434A1 (ru) Устройство дл умножени
SU1275432A1 (ru) Устройство дл умножени
SU682895A1 (ru) Устройство дл вычислени степенных функций
SU711570A1 (ru) Арифметическое устройство
SU734669A1 (ru) Преобразователь правильной двоичной дроби в двоично-дес тичную дробь и целых двоично-дес тичных чисел в двоичные
SU482741A1 (ru) Устройство дл умножени двоичных чисел
SU813420A1 (ru) Устройство дл умножени двоичныхчиСЕл B дОпОлНиТЕльНыХ КОдАХ
SU1765839A1 (ru) Устройство дл умножени двоичных чисел
SU1569823A1 (ru) Устройство дл умножени
SU1238064A1 (ru) Устройство дл извлечени квадратного корн
SU744563A1 (ru) Устройство дл умножени